Verilog语法与C语言由许多一致的地方, 特别是注释语句几乎一样,  也提供了两种注释方式，注释不作为代码的有效部分，只是起到注释的作用，提高程序的可读性。编译器在编译时自动忽略注释部分。