CMOS模拟集成电路设计学习大纲
第 1节 , 模拟集成电路设计一般流程，设计工具，设计思路介绍和复习； 集成电路模型( SPICE) 的演进，PDK的构成和要素，设计规则 (Design Rule) 介绍
- 模拟集成电路设计流程
- 集成电路模型的发展
- 工艺设计工具包 PDK
- 设计规则介绍
第 2节 , 虚拟机安装和使用介绍， 用 Cadence Virtuoso 平台检验和熟悉给定代工厂商工艺库里的元器件，扫描晶体管的 Vdg,Vds, Id, Gm 等曲线，对工艺库的参数和特性有一个基本的了解。
- 虚拟机安装和工具使用
- 工艺库元器件介绍
- 元器件特性模拟
运算放大器 ( 运放 Operational Amplifier, OpAmp) 设计实例；
运算放大器是模拟集成电路中最重要的电路结构，也是理论研究最早和最完善的，它是模拟电路设计的地基，也是很多模拟电路主要构成单元，它广泛应用于信号放大及有源滤波器设计，以及各种比较器, 如过零比较器, 窗口比较器, 迟滞比较器（The hysteresis comparator), 电压跟随器等； 掌握了运算放大器的基础理论和设计技能，对学习和掌握其它复杂模拟电路的学习和设计，有事半功倍的作用。
第 3节 , 运算放大器基本理论介绍, 电流镜，米勒效应和补偿， 差分输入和输出，运放的几种结构，各自的优缺点，实际设计中所采用的结构
- 运算放大器基本理论
- 电流镜
- 米勒效应和补偿
- 差分输入和输出
第 4节 , 运算放大器参数的确定，参数的解析，理论计算
- 运放的频率相应
- 运放参数的计算和确定
- 运放参数的解析和分析
第 5节 , 运算放大器电路原理图设计和直流仿真
- 运放电路原理图及分析
- 运放直流仿真
- 直流工作点查看
- 温度参数扫描及温漂计算
- 稳定性仿真闭环参数及频率补偿
第 6节 , 运算放大器频率响应参数仿真，噪声仿真和优化
- 运放频率相应参数仿真
- 电源抑制比仿真
- 噪声仿真及分析
第 7节 , 运算放大器电路可靠性设计
- 输入电压范围仿真
- 工艺偏差 Corner 仿真
- Tran 瞬态启动过程仿真
第 8节 , 运算放大器电路版图设计，版图的设计流程，布局规划，匹配，寄生效应，噪声抑制，ESD，环境偏差和工艺偏差补偿常用的技巧和方法
- 运放版图布局设计
- 差分对、电流镜、BJT、电阻版图匹配设计
- 版图连线、Multipart Path 及保护环 Guardring 设计
第 9节 , 运算放大器电路版图DRC, LVS,ERC 等物理验证和后仿真，设计规则的检查 ( DRC), 电路规则的检查 (ERC), 版图和电原理图的对照检查 (LVS)，所用工具，步骤，要点
- 运放 Calibre 版图验证
- DRC 及天线效应验证
- LVS 验证
- 电路后仿真优化
- Calibre寄生参数提取
- 电路后仿真方法
带隙基准电压电路 (Bandgap voltage reference, Bandgap）设计实例；
在模拟集成电路中需要“基准”提供稳定的直流电压、直流电流，这样的基准几乎不受电源电压、温度的影响，它可以称之为模拟电路的心脏；产生基准的目的是建立一个与电源和工艺无关、具有确定温度特性的直流电压或电流。模拟集成电路对工艺波动 (批与批间，同一晶圆不同位置间 ) 和使用环境 (温度，电压 ) 高度敏感，通过该电路的学习和掌握，对别的模拟电路设计中克服环境偏差和工艺偏差的补偿具有触类旁通和借鉴的作用。
第 10节 , 带隙基准电路基本理论介绍
- 带隙基准电路基本理论
- 带隙基准电路结构
- 核心电路
- 启动电路
- PSRR增强输出电路
第 11节 , 带隙基准电路参数的确定，参数的解析，理论计算
- 带隙基准电路参数要求
- 带隙基准电路参数的确定，理论计算
- 带隙基准电路参数的解析
第 12节 , 带隙基准电路原理图设计和直流仿真
- 电路原理图及分析
- 运直流仿真
- 直流工作点查看
- 温度参数扫描及温漂计算
- 稳定性仿真闭环参数及频率补偿
第 13节 , 带隙基准电路频率响应参数仿真，噪声仿真和优化
- 带隙基准电路频率相应参数仿真
- 电源抑制比仿真
- 噪声仿真及分析
第 14节 , 带隙基准电路可靠性设计
- 输入电压范围仿真
- 工艺偏差 Corner 仿真
- Tran 瞬态启动过程仿真
第 15节 , 带隙基准电路版图设计，版图的设计流程，布局规划，匹配，寄生效应，噪声抑制，ESD，环境偏差和工艺偏差补偿常用的技巧和方法
- 带隙基准电路版图布局设计
- 差分对、电流镜、BJT、电阻版图匹配设计
- 版图连线、Multipart Path 及保护环 Guardring 设计
第 16节 , 带隙基准电路版图DRC, LVS,ERC 等物理验证和后仿真，设计规则的检查 ( DRC), 电路规则的检查 (ERC), 版图和电原理图的对照检查 (LVS)，所用工具，步骤，要点
- 带隙基准电路 Calibre 版图验证
- DRC 及天线效应验证
- LVS 验证
- 电路后仿真优化
- Calibre寄生参数提取
锁相环电路 ( Phase Loop Lock, PLL) 设计实例；
锁相环电路是一种利用反馈（Feedback）控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步；在众多领域有广泛的应用，如无线通信、数字电视、广播等；锁相环电路的设计几乎涵盖了模拟电路设计中大部分的知识和技巧，是检验模拟电路设计所学所用的很好案例。
第 17节 , 锁相环电路基本理论介绍
- 锁相环电路基本理论
- 锁相环电路结构
- 鉴相电路
- VCO电路
- 增强输出电路
第 18节 , 锁相环电路参数的确定，参数的解析，理论计算
- 锁相环电路参数要求
- 锁相环电路参数的确定，理论计算
- 锁相环电路参数的解析
第 19节 , 锁相环电路原理图设计和直流仿真
- 电路原理图及分析
- 直流仿真
- 直流工作点查看
- 温度参数扫描及温漂计算
- 稳定性仿真闭环参数及频率补偿
第 20节 , 锁相环电路运算放大器频率响应参数仿真，噪声仿真和优化
- 锁相环频率相应参数仿真
- 电源抑制比仿真
- 噪声仿真及分析
第 21节 , 锁相环电路可靠性设计
- 输入电压范围仿真
- 工艺偏差 Corner 仿真
- Tran 瞬态启动过程仿真
第 22节 , 锁相环电路版图设计，版图的设计流程，布局规划，匹配，寄生效应，噪声抑制，ESD，环境偏差和工艺偏差补偿常用的技巧和方法
- 锁相环版图布局设计
- 差分对、VCO、鉴相电路版图匹配设计
- 版图连线、Multipart Path 及保护环 Guardring 设计
第23 节 , 锁相环电路版图DRC, LVS,ERC 等物理验证和后仿真；设计规则的检查 ( DRC), 电路规则的检查 (ERC), 版图和电原理图的对照检查 (LVS)，所用工具，步骤，要点
- 锁相环 Calibre 版图验证
- DRC 及天线效应验证
- LVS 验证
- 电路后仿真优化
- Calibre寄生参数提取
第 24节 , 模拟集成电路设计总结，输入输出电路管脚选择的考量，流片需要提交的文件，封装及其对模拟电路性能的影响，模拟集成电路的测试，后续提高需要学习和掌握的知识和技能，
- 模拟集成电路设计总结
- 输入输出电路管脚 (I/O) 的选择
- 流片需要提交的文件
- 封装及其对模拟电路性能的影响
- 模拟集成电路的测试
