测试平台 (Test Bench) …
可测试性设计的概念 可测试性设计（Design f…
后端设计前的数据准备 主要由代工 (Foundry…
后端设计 (Physical Design) &n…
8051 架构介绍 8051微控制器是微控制器的基…
逻辑综合重点解析（Synopsys Design …
逻辑综合（Synopsys Design Comp…
逻辑综合步骤（Cadence RTL Compil…
综合的概念和综合前的准备 综合 ( …
知识产权模块介绍 ( IP, Intelligen…
集成电路输入输出单元库 输入输出单元…
数字集成电路设计中的标准单元库介绍 …
集成电路设计规则介绍 1，设计规则定义 Desig…
CMOS数字集成电路设计学习大纲 说…
集成电路可测性设计课程介绍 课程内容…
CMOS数字集成电路设计课程介绍 课…
输入输出单元库 ( I/O Cell) I / O…
系统测试定义 功能测试 诊断测试 故障字典 诊断…
IEEE 1149.4 JTAG 模拟测试访问端口…
JTAG 高级边界扫描和描述语言（BSDL） J…
IEEE 1149.1 JTAG 边界扫描标准 J…
逻辑BIST架构 动机 内置逻辑模块观察器（BIL…
内存和延迟缺陷内置自检 定义 静态RAM Marc…
内置自检模式生成和响应压缩 动机与经济学 定义 内…
可测性（DFT）设计：部分扫描和扫描变化 定义 部…
可测试性设计（Design for Testabi…
IDDQ 电流测试 定义 IDDQ测试检测到的缺陷…
延迟测试 (Delay Test) 延迟测试定义 …
模拟电路测试 – 3 基于缺陷模型的结…
模拟测试 – 2 基于数字信号处理DS…
