Menu Close

关于串行高速通信的接收模块一点疑问

首页 论坛 FPGA 关于串行高速通信的接收模块一点疑问

正在查看 0 条回复
  • 作者
    帖子
    • #19664
      张洪泉
      参与者
      积分: 282
      举重若轻

      在位获取的recv_bit模块里,看到把边沿检测的寄存器变量都提到端口上,这样做有啥好处吗?

正在查看 0 条回复
  • 哎呀,回复话题必需登录。