前面在Verilog语言编程与FPGA应用教材中介…
本文将介绍使用Vivado软件下载*.bit文件/…
上一篇文章Vivado软件的使用中简单介绍了创建，…
1. Vivado软件简单介绍 Vivado是Xi…
Vivado 软件是Xilinx 公司开发FPGA…
在上两节的内容中已经探讨了阻塞赋值语句与非阻塞赋值…
Quartus II 双口RAM仿真与测试三 由于…
Quartus II 双口RAM仿真与测试一 上节…
Quartus II 双口RAM例化详解 上节内容…
UART 组装与仿真 上几节内容介绍了UART的组…
上节内容讲解了过采样原理以及利用过采样进行数据中间…
上几节内容介绍了状态机建模以及摩尔机、梅利机的描述…
在数字中的设计中BCD计数是核心部分，不仅要按照秒…
Xilinx公司的IDE(集成开发环境) Viva…
译码器正好与编码器的行为相反，译码是将编码还原到本…
在使用Xilinx Vivado 做仿真工程时，有…
Verilog forever 循环语句 在Ver…
乘法器在数学运算中应用及其广泛，在当代的计算机系统…
在学习spi 协议时，我们会经常使用flash 作…
ZYNQ SoC 课程简介 ZYNQ SoC 是围…
AXI的历史： AXI（Advanced exte…
1. FIFO IP核设置 上一篇FIFO IP核…
测试MIG7生成的控制器使用讲解,以及测试程序与测…
1.IP核设置 上一篇FIFO IP核在Vivad…
1. FIFO IP核 FIFO全称是“first…
