Menu Close

Intel主流FPGA简介(二)

Intel主流FPGA简介(二)

今天我们来了解英特尔SOC系列产品家族!

英特尔® Agilex™ SoC FPGA 通过量身定制的解决方案灵活敏捷地满足广泛的市场需求。

为满足高端应用的苛刻性能要求,英特尔推出了英特尔® Stratix® 系列。对于中端应用,英特尔® Arria®系列可在成本和功耗与性能之间进行完美平衡。英特尔® Cyclone®系列同时具备低系统成本和功耗及出色性能,适用于不同的大批量应用。

%title插图%num %title插图%num %title插图%num %title插图%num

 

 

 

英特尔® SoC FPGA 通过高带宽互联支柱,采用 FPGA 结构集成基于 ARM* 的硬处理器系统 (HPS),其中包含处理器、外设和内存接口。它同时实现了硬核知识产权 (IP) 的性能和低功耗特性,以及可编程逻辑的灵活性。这些设备包括 PCI Express* Gen2 和 Gen3、多端口内存控制器、纠错码 (ECC)、内存保护和高速串行收发器等其他硬核逻辑。使用所提供的 FPGA自适应调试功能,开发 ARM 兼容软件,前所未有的提高了目标可视化、控制能力和效能。

%title插图%num

  • 灵活性

硬件差异化、系统启动和配置选择以及多个硬化内存控制器可提供更高的灵活性。

%title插图%num

  • 加速

更高的硬核处理器系统 (HPS )至 FPGA 带宽互联、硬件加速以及更高内存性能可提升系统性能

%title插图%num

  • 集成

在一片 FPGA 中集成分立处理器和数字信号处理 (DSP) 功能,降低系统功耗和成本,减小电路板面积

%title插图%num

总体拥有成本 (TCO)

降低系统成本通过单片集成、集成PCIe® 控制器以及无断电排序功能来实现

 

英特尔® Agilex™ FPGA

%title插图%num

 

英特尔® Agilex™ FPGA 家族采用异构 3D 系统级封装 (SiP) 技术,集成了英特尔首款基于 10 纳米制程技术的 FPGA 架构和第二代英特尔® Hyperflex™ FPGA 架构,可将性能提升多达 40%,将数据中心、网络和边缘计算应用的功耗降低多达 40%。英特尔® Agilex™ SoC FPGA 还集成了四核 Arm* Cortex-A53 处理器,可提供高系统集成水平。

  • Compute Express Link

英特尔® Agilex™ FPGA 和 SoC 家族通过 Compute Express Link 提供了业界首个面向英特尔® 至强® 处理器的缓存和内存一致性互连技术。这项革命性的 FPGA 互连技术将为具有大量数据处理需求的内存密集型应用提供低延迟和性能优势。

    • 领先的收发器

英特尔® Agilex™ FPGA 和 SoC 家族支持高达 112Gbps 的数据速率和第五代 PCI Express*,可加速收发器创新。英特尔® Agilex™ FPGA 和 SoC 家族为客户提供了全面的收发器产品组合,包括 28.3Gbps、58Gbps 和 112Gbps 收发器块。将收发器开发分离开来可加速产品创新。

    • DSP 创新

英特尔® Agilex™ FPGA 和 SoC 家族提供了一个可配置的 DSP 引擎,可提供对单精度 FP32、半精度 FP16、BFLOTA16 和 INT8 计算的增强型支持。英特尔® Agilex™ FPGA 和 SoC 家族还支持从 INT7 到 INT2 的低精度配置,以实现最大的灵活性。英特尔® Agilex™ FPGA 可编程性与 DSP 模块创新相结合,非常适合用于不断变化的人工智能工作负载。

    • 异构 3D SiP 技术

凭借成熟的嵌入式多芯片互连桥接 (EMIB) 技术,英特尔® Agilex™ FPGA 和 SoC 家族可提供面向异构芯片的高密度芯片到芯片互连,并以低成本提供高性能。由收发器、自定义IO、自定义计算和英特尔® eASIC™设备块组成的大型设备块库提供了各种应用所需的敏捷性、灵活性和自定义功能。

    • 强化协议支持

通过集成许多常用功能的强化协议(包括100/200/400G以太网、PCIe* Gen 4/5 接口、Interlaken、CPRI 和 JESD204B/C 等),英特尔® Agilex™ FPGA 和SoC家族可提供最佳的功耗、性能和逻辑利用效率。

    • 内存集成

英特尔® Agilex™ FPGA 和 SoC 家族提供业内首个面向英特尔® 傲腾™ DC 持久内存的 FPGA 支持。除此之外,HBM 集成允许在封装内提供高达 16GB 的外部内存,提供高达 512 GB/s 的峰值内存带宽。专用的 DDR5/4 硬核内存控制器支持进一步扩展板载 DRAM内存。

  • 第二代英特尔® Hyperflex™ 架构

与英特尔® Stratix® 10 设备设计相比,对备受赞誉的英特尔® Hyperflex™ 架构的持续改进可提供更高的性能。第二代英特尔® Hyperflex™ 架构将扩展到英特尔® Agilex™ FPGA 和 SoC 家族的所有密度和变体,从而大大提高客户的生产力并缩短产品上市时间。

  • 安全设备管理器

安全设备管理器将作为整个 FPGA 的中央命令中心,控制配置、设备安全性、单事件翻转 (SEU)响应和电源管理等关键操作。安全设备管理器为整个设备建立了统一的安全管理系统,包括 FPGA 架构、 SoC 中的硬核处理器系统 (HPS)、嵌入式硬核 IP 模块,以及 I/O 模块。

  • 系列变体

英特尔® Agilex™ F 系列 FPGA 和 SoC

英特尔® Agilex™ F 系列 FPGA 和 SoC FPGA 集成了带宽高达 58 Gbps 的收发器、增强的 DSP 功能、高系统集成度和第二代英特尔® Hyperflex™ 架构,适用于数据中心、网络和边缘的各种应用。英特尔® Agilex™ F 系列 FPGA 和 SoC 家族还提供集成四核 Arm* Cortex-A53 处理器的选项,以提供高系统集成度。

英特尔® Agilex™ I 系列 SoC FPGA

英特尔® Agilex™ I 系列 SoC FPGA 针对高性能处理器接口和带宽密集型应用进行了优化。通过 Compute Express Link 提供面向英特尔® 至强® 处理器的一致性连接、增强型 PCIe* Gen 5 支持和带宽高达 112 Gbps 的收发器,使得英特尔® Agilex™ I 系列 SoC FPGA 成为需要大量接口带宽和高性能的应用的理想选择。

英特尔® Agilex™ M 系列 SoC FPGA

英特尔® Agilex™ M 系列 SoC FPGA 针对计算密集型和内存密集型应用进行了优化。英特尔® Agilex™ M 系列 SoC FPGA 提供面向英特尔® 至强® 处理器的一致性连接、HBM集成、增强型 DDR5 控制器和英特尔® 傲腾™ DC 持久内存支持,针对需要大量内存和高带宽的数据密集型应用进行了优化。该产品家族即将上市。

 

英特尔® Stratix® 10 SX SoC FPGA

%title插图%num

英特尔® Stratix® 10 SoC 结合了四核 ARM* Cortex*-A53 MPCore* 硬处理器系统与革命性的英特尔® Hyperflex™ FPGA 架构,为嵌入式应用提供了必要的嵌入式性能、功效、密度和系统集成。英特尔® Stratix® 10 SoC FPGA在带宽和系统集成方面实现了突破,包括下一代硬核处理器系统(HPS)。英特尔® Hyperflex™ FPGA 具有革命性的英特尔 HyperFlerTM  FPGA架构,采用英特尔14纳米三栅极工艺制造,提供突破性的性能和能效水平,这在以前是无法想象的。结合64位四核ARM Cortex-A53处理器以及面向OpenCL的英特尔 SDK和SOC嵌入式设计套件(EDS)等高级异构开发和调试工具,英特尔 Stratix 10 SOC FPGA实现了业界最高水平

%title插图%num

英特尔® Stratix® 10 SoC 支持 ARM* 生态系统中的 USR。ARM 的下一代 64 位架构 (ARMv8) 支持硬件虚拟化、系统管理和监控功能以及加速预处理。ARM* Cortex-A53* 处理器支持 32 位执行模式和主板支持包,面向 Linux*、Wind River VxWorks、Micrium uC/OS-II 和 uC/OS-III 等主流操作系统。

  • 优化的 FPGA 和 SoC 设计软件可帮助设计师实现卓越的工作效率

针对数百万个逻辑元件 (LE) FPGA 设计优化的全新引擎可显著降低设计迭代次数,英特尔® Stratix® 10 SoC 虚拟平台支持早期软件开发和认证,基于 C 语言的设计输入(使用面向 OpenCL™ 的英特尔® FPGA SDK)提供了一个易于在 SoC FPGA 上实现的设计环境。借助采用 ARM* Development Studio 5* (DS-5*) 英特尔® SoC FPGA 版工具包的英特尔® FPGA SoC FPGA 嵌入式开发套件 (EDS),开展异构调试、分析和整体芯片可视化。

 

英特尔® Arria® 10 SoC FPGA

%title插图%num

基于 ARM* 的 20 纳米英特尔® Arria® 10 SoC 为中端应用提供最佳性能、能效、小外形封装和低成本。英特尔 Arria 10 SoC 采用 TSMC 20 nm 工艺技术,将双核 ARM Cortex*-A9 MPCore* 硬核处理器系统 (HPS) 与行业领先的可编程逻辑技术(包括硬化浮点数字信号处理 (DSP) 模块)相结合。英特尔 Arria 10 SoC 具有丰富的特性,包括嵌入式外设、硬化浮点精度可调数字信号处理 (DSP) 模块、嵌入式高速收发器、硬核存储控制器和协议知识产权 (IP) 控制器——都含在一个高度集成的封装中。

%title插图%num

  • 硬核处理器系统 (HPS)

英特尔® Arria® 10 SoC 具有基于第二代双核 ARM* Cortex*-A9 MPCore* 处理器的硬核处理器系统 (HPS),速度更快、更安全,而且软件与前几代 SoC 兼容。借助 Arria 10 SoC,在一个用户可定制片上系统中集成了 GHz 级处理器、FPGA 逻辑和数字信号处理 (DSP)功能,帮助您减小电路板面积,同时提高了性能。Arria 10 SoC 提供目前最全面的 FPGA 逻辑密度选择。这些改进满足了下一代通信、广播,以及计算机和存储设备的性能、功耗和安全需求。

更快:频率为 1.5 GHz,处理器性能比前一代提高了 50%,而功耗降低了30%

更安全:Arria 10 SoC 支持基于椭圆曲线数字签名认证 (EC DSA) 的安全引导,其分层公钥基础设施提供可信根支持、高级加密标准 (AES) 以及新的防篡改特性支持

改进后的架构:Arria 10 HPS 现在有三个以太网 MAC 内核、256 KB Scratch-RAM,支持 8 位和 16 位 NAND 闪存器件、eMMC SD/SDIO/MMC 卡,以及 72 位 DDR3/4 内存

%title插图%num

Arria® V SoC FPGA

%title插图%num

 

对于远程无线单元、10G/40G 线路卡、医疗成像以及广播演播设备等中端应用,英特尔 Arria® V SoC FPGA 是行业性能最高而总功耗最低的 28 nm SoC FPGA。将由双核 ARM* Cortex*-A9 处理器、外设和内存接口组成的硬核处理器系统 (HPS) 与灵活的 28 nm FPGA 架构相结合,帮助您降低系统功耗、成本和电路板面积。

 

    • 架构至关重要

SoC FPGA 不仅仅是各个部件的集合。了解处理器和 FPGA 系统如何协作来完成每个任务至关重要。选择 SoC FPGA 用于下一项设计时,架构至关重要。英特尔® SoC FPGA 旨在:

 

保持灵活的处理器启动/FPGA 配置顺序、系统对处理器复位的响应,以及两芯片解决方案的独立内存接口

通过集成纠错码 (ECC) 维持数据完整性和可靠性

采用集成内存保护单元,保护处理器和 FPGA 共享的 DRAM 内存。

通过英特尔的 FPGA 自适应调试功能支持系统级调试,从而实现对整个设备前所未有的可视化和控制

轻松迁移到 Arria® 10 SoC FPGA

Arria® V SoC FPGA 和 Arria® 10 SoC FPGA 利用相同的双核 ARM Cortex-A9 处理器。因此,在 Arria® V SoC FPGA 设计准备好性能升级时,您可以将软件轻松迁移到 Arria® 10 SoC FPGA。借助 TSMC 20 nm 工艺,Arria® 10 SoC FPGA 针对 Arria® V SoC FPGA 设计提供性能升级路径,可轻松实现软件迁移。

%title插图%num

 

Arria® V SoC FPGA 硬核处理器系统概述

%title插图%num

 

行业性能最高的 28 nm SoC FPGA

高达 1.05 GHz 的双核 ARM Cortex-A9 MPCore 处理器

四个硬化 32 位存储控制器,具有高达 533 MHz 的存储总线速度和可选纠错码 (ECC)

处理器与 FPGA 互联,高峰总带宽 >125 Gbps

针对中断应用的系统功耗最低

将多个组件集成到单个芯片

功耗最低的收发器,速度高达 10.3125 Gbps

采用低功耗 TSMC 28LP 工艺

多个系统成本优势

将多个组件集成到单个芯片

由于将处理器、FPGA 和 DSP 集成到单个设备,因此降低了 PCB 成本和走线费用

无关机顺序要求

 

Cyclone® V SoC FPGA

%title插图%num

 

Cyclone® V SoC FPGA 提供业界最低的系统成本和功耗。SoC FPGA 的高性能水平非常适合差异化高容量应用,例如,工业电机控制驱动器、协议桥接、视频转换器和采集卡,以及手持式设备。SoC FPGA 提供多种可编程逻辑密度,并且芯片内具有多种系统级硬核功能:双核 ARM* Cortex*-A9 硬核处理器系统 (HPS)、嵌入式外设、多端口内存控制器、串行收发器和 PCI Express* (PCIe*) 端口等。

%title插图%num

  • 基于 ARM 的 HPS

Cyclone V SoC FPGA HPS 包含一个双核 ARM Cortex-A9 MPCore* 处理器和大量外设,以及与 FPGA 中的逻辑共享的多端口内存控制器,可为您提供可编程逻辑的灵活性并节约硬核知识产权 (IP) 成本,原因如下:

 

采用单核或双核处理器,最高频率达 925 MHz。

硬核嵌入式外设消除了在可编程逻辑中实施这些功能的必要性,从而保留了更多的 FPGA 资源用于特定于应用的自定义逻辑,并降低了功耗。

处理器和 FPGA 逻辑共享的硬核多端口内存控制器支持 DDR2、DDR3 和 LPDDR2 器件,并集成了纠错码 (ECC) 支持,适用于高可靠性和安全关键型应用。

  • 高带宽互连

HPS 和 FPGA 架构之间的高吞吐量数据路径提供了双芯片解决方案中无法实现的互连性能。这种紧密集成可提供:

超过 100 Gbps 的峰值带宽。

集成数据一致性。

通过消除处理器与 FPGA 之间的外部 I/O 路径,大大降低了系统功耗。

  • 灵活的 FPGA 架构

FPGA 逻辑架构可让您在您的设计中实施英特尔或其合作伙伴提供的自定义 IP 或现成的预配置 IP,从而实现系统差异化。这使您可以:

快速适应不断变化的接口和协议标准。

在 FPGA 中添加自定义硬件,从而加快时间关键型算法的速度并打造极具吸引力的竞争优势。

快速部署自定义 ARM 处理器,而不需要 ASIC 中所需的大量设计、验证和非重复性工程 (NRE) 成本。

  • 架构至关重要

由于 Cyclone V SoC FPGA 集成了大量硬核知识产权 (IP) 模块,因此您可以降低系统总成本和功耗,并缩短设计时间。SoC FPGA 不仅仅是各个部件的集合。处理器和 FPGA 系统如何一起协同工作对您的系统性能、可靠性和灵活性非常重要。英特尔® SoC FPGA 旨在:

保持灵活的处理器启动或 FPGA 配置顺序、系统对处理器复位的响应,以及双芯片解决方案的独立内存接口。

通过集成纠错码 (ECC) 维持数据完整性和可靠性。

借助集成的内存保护单元,保护处理器和 FPGA 共享的 DRAM 内存。

通过英特尔的 FPGA 自适应调试功能进行系统级调试,实现了对整个器件前所未有的可见性和控制。

%title插图%num

 

Posted in FPGA

发表评论

相关链接