Menu Close

集成电路 JTAG 模拟测试访问端口和标准

IEEE 1149.4 JTAG 模拟测试访问端口和标准

JTAG,Joint Test Action Group;是一个行业标准,源于验证设计并在加工制造后测试印刷电路板的,目前广泛应用于集成电路的测试和验证

 

动机

总线总览

硬件缺陷

测试总线接口电路(Test Bus Interface Circuit, TBIC)

模拟边界模块(Analog Boundary Module, ABM)

指令

专用总线电路

小结

 

模拟JTAG标准的目的

对于片上系统(System-on-a-Chip,SOC):

不能假设我们可以互连预测试的模块

内部模块探测是不切实际的

解决方案:使用边界扫描结构在SOC中划分模拟,数字和存储子系统,并分别进行测试 模拟JTAG测试能力:

旨在测量外部组件的值或内部阻抗(短路,断开,错误的组件)

不适用于DSP类型的模拟测试

模拟测试总线 ( Analog Test Bus )

优点:

可与数字JTAG边界扫描一起使用

增加了模拟可测性 – 可控性和可观察性

消除了模拟测试点所需占用大的面积

缺点:

可能会有5%的测量误差

采样器件的C开关即使在测试总线断开的情况下也能电容耦合所有探针点– 需要更精细(更大)的开关

对数据进行数字化以保持准确性之前,严格限制数据可以通过总线传输的距离;

 

模拟测试总线图

%title插图%num

图1  模拟测试总线图

 

模拟边界模块 ABM

%title插图%num

图2  模拟边界模块

 

模拟失效和缺陷

%title插图%num

图3  模拟失效和缺陷

 

需要分立器件

传输线的阻抗匹配是必要的 –商业IC 一般没有内置的阻抗匹配电阻

分立电阻会消耗大量电能 –可能会阻止其集成到芯片里

无法在芯片上制造高价值,精确的电感器或变压器

集成的R,C,L组件永远无法像外部组件一样精确

如果可以更改外部R,C或L值,则某些IC可以扩展为更多功能

1149.4的测量限制 

必须加电测试相关的器件

使用硅器件而非继电器进行多路复用

在测试过程中引入不必要的阻抗

有额外的漏电接地

CMOS硅在较大的信号摆幅上非线性切换 – 可能也会变慢

1149.4总线的带宽小于1 MHz

 

开关限制

%title插图%num

 

链接1149.4 的集成电路

%title插图%num

图4 链接1149.4 的集成电路

 

模拟测试访问端口 

需要数字标准的TDI,TDO,TCK,TMS信号

来自数字标准的TRST信号是可选的

新需要的模拟信号:

AT1–用于模拟激励

AT2 –用于向ATE发送模拟响应

AT1和AT2可以分区

数字部分与以前相同,除了:

新的测试总线接口电路(Test Bus Interface Circuit,TBIC)

将多个数字引脚单元分组为数字边界模块(Digital Boundary Module ,DBM)

控制模拟引脚所需的一组单元,这些模拟引脚分组到模拟边界模块(Analog Boundary Module ,ABM)中

 

测试总线接口电路

%title插图%num

图5 测试总线接口电路

 

TBIC功能 

将芯片内的模拟测量总线AB1和AB2与外部AT1和AT2信号连接或隔离

在AT1和AT2引脚上执行1149.1互连测试

支持相对于阈值VTH的粗略数字化

支持模拟特性测量

夹钳总线未驱动

TBIC切换模式

%title插图%num

 

TBIC开关控件

%title插图%num

图6  TBIC开关控件

 

模拟边界模块具有四个控制单元

结合TBIC和各种1149.4总线模式来设置一个模拟引脚的状态:

校准(Calibrate,Ca)

控制(Control,Co)

数据1(Data1,D1)

数据2(Data2,D2)

测试模式由4个ABM数字引脚和TBIC开关S1-S10决定

ABM开关模式

%title插图%num

 

TBIC模式和ABM值

%title插图%num

 

模拟边界模块功能

一位 ( 1 bit) 数字转换器捕获引脚电压并将其作为数字信号解释

同时在模拟引脚上提供以下一项或多项功能:

将引脚连接到VL

将引脚连接到V

将引脚连接到VG(参考质量)

将引脚连接到AB1(提供电流)

将引脚连接到AB2(监控电压)

ABM的静电放电保护

%title插图%num

图7  ABM的静电放电保护

 

EXTEST指令 

可以为每个模拟引脚禁用或启用以下每个连接:

芯内部断开状态(与内部模拟电路断开连接)

连接到VL

连接到VH

必须单独设置引脚可编程性,因为永远不能断开偏置电压引脚,并且经常无法断开低阻抗R或L引脚

芯内核断开状态通常不会用晶体管实现,因为这会降低驱动器性能

使用EXTEST进行ATE外部阻抗测量 %title插图%num

 

图8 使用EXTEST进行ATE外部阻抗测量

1149.4外部阻抗的测量 

(a)引脚1的电压测量

%title插图%num

图9  引脚1的电压测量

(b)引脚2的电压测量

Z = ( Vpin1-Vpin2)/I

%title插图%num

图10  引脚2的电压测量

 

CLAMP和HIGHZ指令 

CLAMP – 断开所有引脚与芯片内核的连接,并把模拟引脚冻结在当前状态

冻结在当前状态的TBIC

使电路保持静态,而在其他部分测量V和I

HIGHZ– 打开芯片内核隔离开关SB

断开所有测试电路

禁用TBIC

 

新的PROBE指令 

必填

与数字SAMPLE指令类似的工作

同时在数字和模拟引脚上运行

在模拟芯片内核运行时允许连续时间采样

一次只能采样1个模拟引脚(仅存在1组ABn线)

设置所有模拟和数字边界模块以将所有引脚连接到芯片内核

AB开关可能会在电路中添加寄生元件

对噪声测量最有用

最多只能进行1 kHz的f测量

 

INTEST指令

在任何时间,只有 1个模拟引脚被激励,1个模拟引脚被读取

%title插图%num

图11  INTEST指令

 

RUNBIST和SAMPLE / PRELOAD 指令

RUNBIST–完全按照1149.1数字标准进行操作

模拟引脚可以模仿HIGHZ或CLAMP指令

SAMPLE / PRELOAD – 用于模拟引脚

数字化模拟引脚电压

如果> VTH,则存储为“ 1”,否则存储为“ 0”

存储在边界寄存器中

差分互连 

大大提高了共模噪声抑制

即使单引线或R断开或短路也仍然可以工作

%title插图%num

图12  差分互连

 

分区AB总线

C:\WINNT\Profiles\bushnell\bookfoils\atbusfigs\park7-18.tif

图13  分区AB总线

 

模拟和数字内核的隔离 

1149.4标准要求数字边界模块必须位于数字核与模拟核之间的每条数字线上

仅当支持INTEST或RUNBIST指令时,否则可以消除数字边界模块 (DBM )

可以使用模拟边界模块测试数字引脚并与1149.4互连

 

模拟开关用于减少耦合

C:\WINNT\Profiles\bushnell\bookfoils\atbusfigs\park7-20.tif

图14  模拟开关用于减少耦合

 

信号之间的防护

%title插图%num

图15  信号之间的防护

 

小结

模拟测试总线允许静态模拟测试

非静态或反馈电路很难测试

适用于定位短路,开路和错误的外部元件值

ABM中的VH和VL开关必须能够承受较大的电压差

需要定制用于数字化模拟总线的数字化接收器– 不适合使用反相器

可以消除晶圆上单独的工艺监控晶体管和电阻器 – 节省晶圆面积

需要大型,低电阻的晶体管开关,以避免共模测量错误

 

Posted in CMOS模拟集成电路, 数字集成电路

发表评论

相关链接