Menu Close

紫光国产FPGA开发系列(五)—在PDS工程中调用IP核

本文为北京慧众科芯电子技术有限公司和智芯融网络大学联合创作,如需转载,请注明:智芯融网络大学和北京慧众科芯电子技术有限公司原创。

北京慧众科芯电子技术有限公司是紫光同创公司CPLD/FPGA产品分销商和技术合作伙伴,可向客户提供紫光同创全系列、高性价比CPLD/FPGA产品,同时可向客户提供器件选型、License申请、原理图设计和审查等售前售后服务,详情欢迎访问:www.hzkxtech.com

 

在前几篇文章里分别介绍PDS的安装和License配置、源代码工程建立、网表工程的建立、以及常用的操作技巧之后,用户已经基本掌握了PDS工程的建立和基本操作,在介绍PDS的高级操作技巧,比如添加约束(位置、管脚、时序约束)、布局布线、产生比特(flash)下载文件等之前,还有一项重要的技能需要掌握,即如何调用原厂提供的IP核。

1、紫光同创IP核列表

用户可通过在PDS工程区域点击鼠标右键、或者选中源代码文件点击鼠标右键,此时PDS会弹出一个菜单,在弹出菜单中选择New IP就可以添加或查看该器件支持的IP。

%title插图%num 图1:添加或查看IP核

对于不同系列的CPLD/FPGA器件,PDS支持的IP核列表也有所不同,以Logos系列FPGA来说,支持的IP核列表如下。

%title插图%num

图2:Logos系列FPGA支持的IP核列表

 

可以看出,目前Logos系列FPGA的IP核还相对偏少,主要集中在存储器(RAM、FIFO)、乘法器、时钟锁相环和JTAG调试等几类。除列表中的常用IP之外,厂家还可提供参考设计作为IP核的补充,比如PCIe、DDR控制器、EMAC、FFT等,用户如对这些参考设计有需求,可以联系我们协助提供。

2、添加IP核

对于存储器(Memory),Logos器件支持两种类型存储方式,一种是使用芯片LUT的分布式资源,另外一种是专用硬件存储器,其中分布式RAM使用器件本身的查找表来存储数据,会占用用户逻辑资源,因此建议在专用硬件存储资源不足且逻辑资源充裕的情况下使用。专用硬件RAM不会占用查找表资源,而且数据存储性能比较好,建议用户优先使用。

以调用双口RAM IP为例,在IP核列表界面选中Logos DRM Based Dual Port RAM(DRM即Dedicated RAM Module,硬件RAM的缩写),界面右侧会提示用户输入IP核名称,用户可自己指定IP名称和存储路径(可默认)。

%title插图%num

图3:指定IP核名称和存储路径

完成文件名和路径输入后,点击OK进入IP核配置界面。

%title插图%num

图4:IP核配置界面

用户可以根据设计在该界面配置DRM类型、Port A/B是否使用相同数据宽度、地址位宽、数据位宽、以及是否启用时钟使能、是否启用读阈值信号、是否启用读输出使能、端口输出寄存等功能。

DRM是紫光同创FPGA块RAM的名称,每个PGL12G中有30块DRM,DRM存储容量可以独立配置为2个9K或1个18K;单个DRM有18K bits存储容量,可支持多种工作模式,包括双口RAM,简单双口RAM,单口RAM,FIFO等。

%title插图%num

图5:产生IP核

IP核参数配置完成后,点击界面左上角的Generate按钮,PDS会根据用户的配置生成IP并自动添加到工程中,此时在PDS主界面中出现已产生IP核的调用代码,用户可直接将代码拷贝到工程中使用,代码添加完成后可以看到IP核已出现在调用该IP的源代码下。

%title插图%num

图6:产生IP核后的PDS主界面

其它IP核的添加过程与上述操作基本相同,更加详细的介绍可参见PDS安装目录->doc目录下的IP_Compiler_User_Guide.pdf,如需要该文档,可直接联系我司提供。

Posted in FPGA, FPGA, FPGA, FPGA习题库, 国产FPGA, 开发板, 紫光同创

发表评论

相关链接