Menu Close

xilinx主流FPGA简介(二)

上一篇介绍赛灵思常规型号,接下来我们继续了解一些更加优秀的型号

Zynq UltraScale+ MPSoC

Zynq® UltraScale+™ MPSoC 器件不仅提供 64 位处理器可扩展性,同时还将实时控制与软硬件引擎相结合,支持图形、视频、波形与数据包处理。置于包含通用实时处理器和可编程逻辑的平台上,三个不同变体包括双核应用处理器 (CG) 器件、四核应用处理器和 GPU (EG) 器件、以及视频编解码器 (EV) 器件, 为 5G 无线、下一代 ADAS 和工业物联网创造了无限可能性。

%title插图%num

Zynq UltraScale+ CG 异构处理的双核切入点

双核 Arm® Cortex®-A53

双核 Arm Cortex-R5F

16nm FinFET+ 可编程逻辑

%title插图%num

特点:

用于整个应用加速的异构处理,多个处理器引擎可以优化整个应用的功能,可编程硬件提供了更高的性能和安全处理功能

AI/ML的深度学习处理单元,针对卷积神经网络进行优化的自由可拓展计算引擎,支持通用架构,采用预先训练的大型AI模型库

Zynq UltraScale+ EG新一代应用的广泛器件组合

四核 Arm Cortex-A53

双核 Arm Cortex-R5F

16nm FinFET+ 可编程逻辑

Arm Mali™-400MP2

%title插图%num

特点:

超小型化封装实现无与伦比的计算密度,Info器件的尺寸减小60%,厚度减小70%,具有更高的热耗散性能以及更高的信号完整性,同时不会影响Zynq UItraScale+MPSoc的处理能力

灵活应变的内存层级可消除内存瓶颈,大量分布式片上内存,LUTRAM、块 RAM、UltraRAM、L3 缓存、最大限度减少内存访问延迟,并允许加速器或协处理器实现最大性能本地化存储器还能支持安全关键型应用所需的全功能隔离

Zynq UltraScale+ EV  支持多媒体和嵌入式视觉的视频编解码器

四核 Arm Cortex-A53

双核 Arm Cortex-R5F

16nm FinFET+ 可编程逻辑

Arm Mali-400MP2

H.264/H.265 视频编解码器

%title插图%num

特点

集成型 H.264 / H.265 视频编解码器,Zynq UltraScale+ EV 器件采用视频编解码器,能够以每秒 60 帧的速度对高达 4K 分辨率的视频同时进行编解码

用于精细粒度电源管理的多个域,灵活的架构能够通过消除未使用块的静态功率来降低功耗,静态功耗最多可以减少 30% 全深度睡眠模式下的工作频率低至 180 nW,以便在空闲时尽可能节省功率

Zynq UltraScale+ RFSoC

%title插图%num %title插图%num %title插图%num

集成一个全面的 RF 模数信号链

Zynq® UltraScale+™ RFSoC 在 SoC 架构中集成数千兆采样 RF 数据转换器和软判决前向纠错 (SD-FEC)。

配有 ARM® Cortex®-A53 处理子系统和 UltraScale + 可编程逻辑,该系列是业界唯一单芯片自适应射频平台。

Zynq UltraScale+ RFSoC 系列可为模拟、数字和嵌入式设计提供适当的平台,从而可简化信号链上的校准和同步。

多代产品系列包含广泛的器件类型,具有不同的直接 RF 性能,可满足各种频谱需求和使用案例。

%title插图%num

5G 及 LTE 无线技术

通过 Zynq UltraScale+ RFSoC ,无线基础设施制造商可实现无与伦比的占板面积及功耗减少,这对大规模部署 MIMO 至关重要。

  1. 高达 6GHz 的直接 RF 带宽,可在单芯片上提供 6GHz 以下频段 5G 新无线电 (5G NR) 的全面支持
  2. 支持集成型 LDPC SD-FEC 内核和高 DSP 密度的器件变体,面向 5G 基带
  3. 最佳毫米波IF实现方案包括固定无线接入和移动回传

远程 PHY 支持有线电视接入 DOCSIS 3.1

Zynq UltraScale+ RFSoC 可帮助有线电视接入多服务运营商 (MSO) 通过远程 PHY 节点移动 PHY 层处理,使其更接近家庭,从而可增加网络容量。

  1. RF-Analog 支持严格的功耗及封装约束
  2. LDPC 符合 DOCSIS 3.1 要求
  3. 面向未来全双工 IP 的 FPGA 逻辑

相控阵雷达/数字阵列雷达 – 芯片上的雷达

作为面向可扩展、多功能、相控阵雷达的单芯片 TRX 解决方案,Zynq UltraScale+ RFSoC 能够在预警场景下实现低时延收发,获得最佳响应时间。

  1. 全 L 波段采样
  2. 部分 S 波段直接采样,全S波段奈奎斯特第二准则
  3. 部分 C 频段直接采样
  4. 软硬件可重新配置

%title插图%num

Versal ACAP

业界首款 ACAP自适应计算加速平台

双核 Arm Cortex-A72

双核 Arm Cortex-R5F

7nm 可编程逻辑

DSP 和 AI 引擎

可编程的片上网络

特点

异构加速:高度集成的多核计算平台,适应不断发展变化的算法

任何应用:可在硬件和软件级别进行动态自定义,以适应各种应用和工作负载

任何开发者:ACAP 围绕可编程 NoC 进行设计,软件开发者和硬件程序员可轻松地对其进行编程

Versal Premium 系列,实现最高的带宽和计算密度,在灵活应变的平台上,从网络到云,在功率优化的灵活应变平台上实现网络 IP 的突破性集成。

%title插图%num

112G PAM4 收发器

800G 及以上网络

Versal™ Premium 系列的 112G PAM4 收发器是实现功率优化型 800G 网络系统的核心产品。Versal Premium ACAP 在同一器件上提供 32G、58G 和 112G 收发器的广泛选择,允许厂商扩展主流 100G 系统、增加 400G 部署,并将自己定位为 800G 以上的厂商。

400G 高速加密引擎

安全网络线路速率加密

Versal Premium ACAP 提供 1.6Tb/s 的行速率加密吞吐量,因此是安全网络的理想平台。它在灵活应变的平台上采用业界唯一的硬化 400G 通道化高速加密 (HSC) 引擎。HSC 引擎支持 AES-GCM 加密/解密、MACsec 和 IPsec,可实现多层安全性。

支持 FEC 的多速率以太网内核

单个支持 10G – 800G 的平台

专用连接 IP 支持多种数据速率和协议,可实现几太比特的安全以太网。100G 和 600G 以太网内核的混合,不仅可提供高达 5Tb/s 的吞吐量,而且还可从接入网络扩展到地铁,再到核心网络,所有这些都在单个平台上完成。

支持 FEC 的 600G Interlaken

可扩展的芯片至芯片互连

器件中集成的 Interlaken 内核可通过内建的流量控制支持高达 600Gb/s 的速率,实现高带宽的可靠数据传输。凭借可实现功率优化纠错的集成型 RS-FEC,Versal Premium 器件不仅支持可扩展的芯片至芯片互连,同时还可最大限度减少网络系统的 I/O 和电源开销。

支持 DMA & CCIX、CXL 的 PCIe Gen5

CPU 至加速器的最佳通信

PCIe®Gen5 可为新一代计算应用加速服务器 CPU 至加速器的通信,而支持可编程 NoC 的 DMA 引擎则可实现工作负载配置与部署的可扩展全方位虚拟化。CCIX/CXL 子系统可为不同的云拓扑实现(非)对称通信。

可编程的片上网络

保证 QoS 和电源效率

可编程片上网络 (NoC) 在出现在 Versal ACAP 架构中的不同计算引擎和集成型 IP 块之间提供数 TB 的优化互连,不仅可简化时序收敛,而且还可节省逻辑资源。NoC 编译器不仅提供优化的编程体验,同时还允许用户为关键数据路径管理时延和 QoS。

Versal™ Prime 系列提供一系列不同的计算引擎、新一代 I/O 和集成型 DDR 控制器,可在各种工作负载下实现低时延加速。

%title插图%num

标量引擎

Versal ACAP 中提供三种标量处理器,可支持不同的应用需求。应用处理单元非常适合操作系统支持的复杂应用,实时处理单元非常适合需要低时延、确定性以及实时控制的应用。一款单独的平台管理控制器管理系统启动、安全性与调试。

下一代 I/O

Versal Prime 系列将 PCIe®Gen4 合规性、CCIX 支持、高性能 GPIO 以及支持各种以太网配置的多速率以太网 MAC 进行完美结合,可最大限度提高连接性和灵活性。此外,Versal Prime 系列器件还具有重新架构的低时延 32.75Gb/s 的收发器,而且某些器件还支持 58Gb/s 的 PAM4 收发器。

自适应引擎

可编程逻辑可实现为不断变化的算法开发自定义计算模块。Versal ACAP 中重新架构的逻辑可为每个 CLB 提供 4 倍的密度,从而可减少对高成本全局路由的需要。这些灵活应变的引擎加载了各种广泛的内存元件,并与可编程 I/O 紧密耦合,允许用户为任何应用创建强大的加速器。

集成型 DDR 内存控制器

每款集成型 DDR 内存控制器不仅提供高达 34.1Gb/s 的带宽,支持 DDR4 和 LPDDR4,而且还针对线性及随机流量进行了优化。这些集成型控制器与片上可编程网络相结合,无需在可编程逻辑中进行软实现,从而可节省开发时间和逻辑资源。

智能引擎

增强的 DSP 引擎可为最新工作及数据类型提供支持,包括统一半精度浮点运算以及复杂的 18×18 工作。有了对 UltraScale+™ 设计的向后兼容性,用户可不断利用现有的库和 IP 或更新他们的设计,来获得这种新架构带来的更高计算性能。

可编程的片上网络

可编程片上网络(NoC)在Versal ACAP 架构中的不同计算引擎与集成 IP 模块之间提供了优化的多兆位互连,从而简化了时序收敛并节省了逻辑资源。NoC编译器不仅提供优化的编程体验,同时还允许用户管理时延和 QoS,可确保关键数据路径为优先级。

Versal™ AI Core 系列凭借集成型 AI 引擎实现了突破性 AI 推断和无线加速,与当今的服务器级 CPU 相比,可提供超过 100 倍的计算性能,拥有产品组合的最高计算能力,可实现最大的 AI 和工作负载加速

%title插图%num

标量引擎

Versal ACAP 中提供了三种标量处理器类型,可满足各种应用需求。应用处理单元适合 OS 支持的复杂应用,而实时处理单元则完美适合需要低延迟、确定性和实时控制的应用。单独的平台管理控制器管理系统引导、安全性和调试。

下一代 I/O

Versal AI Core 系列结合了PCIe® Gen4 合规性、CCIX 支持、高性能 GPIO 和支持各种以太网配置的多速率以太网 MAC,以最大程度地提升连接功能能和灵活性。此外,Versal AI Core 系列器件还具有重配置的低延迟 32.75Gb/s 收发器。

自适应引擎

可编程逻辑可为不断变化的算法开发自定义计算模块。Versal ACAP 中重新排列的逻辑使每个 CLB 的密度提高 4 倍,从而减少了对昂贵全局路由的需求。自适应引擎装载了各类存储元件,并与可编程 I/O 紧密结合,使用户可为任意应用创建强大的加速器。

集成型 DDR 内存控制器

每个集成型 DDR 内存控制器提供高达 34.1GB/s 的带宽,并支持 DDR4 和 LPDDR4,同时还针对线性和随机流量进行了优化。这些集成的控制器与可编程的片上网络结合使用,消除了对可编程逻辑中软实现的需求,从而节省了开发时间和逻辑资源。

智能引擎

AI 引擎为基于矢量的算法提供高达 5 倍的更高计算密度。AI 引擎针对实时 DSP 和 AI / ML 计算进行了优化,可提供确定性的性能。

增强的 DSP 引擎为新操作和数据类型提供支持,包括单精度和半精度浮点以及复杂的 18×18 操作。

可编程的片上网络

可编程片上网络 (NoC) 在 Versal ACAP 架构中的不同计算引擎与集成 IP 模块之间提供了优化的多兆位互连,从而简化了时序收敛并节省了逻辑资源。NoC 编译器提供了简化的编程体验,同时允许用户管理延迟和 QoS,从而确保对关键数据路径进行优先级排序。

Posted in IC

发表评论

相关链接