Menu Close

数字电路 JTAG 边界扫描标准

IEEE 1149.1 JTAG 边界扫描标准

JTAGJoint Test Action Group;是一个行业标准,源于验证设计并在加工制造后测试印刷电路板的,

目前广泛应用于集成电路的测试和验证

 

动机

钉床测试仪

边界扫描硬件的系统视图

基本扫描单元

测试访问端口(TAP)控制器

边界扫描指令

小结

 

追求标准的动力

钉床印刷电路板测试仪不见了

我们将元器件放在PCB的两面并用扁平封装替换了双列直插封装以减少电感

钉子会击中器件

减少PCB引线之间的间距

钉子会使引线短路

 

PCB测试仪必须更换为内置测试交付系统 – JTAG可以做到这一点

需要标准的系统测试端口和总线

集成来自不同供应商的器件

测试总线对不同的器件相同

一块芯片具有用于其他芯片的测试硬件

 

钉床测试仪概念

%title插图%num

图1 钉床测试仪概念

 

钉床测试仪

%title插图%num

图2钉床测试仪

 

标准目的

让测试指令和测试数据依次馈入被测器件(component-under-test, CUT)

允许读出测试结果

允许RUNBIST命令作为指令

外部测试的移位次数太多

JTAG可以在芯片,PCB和系统级别运行

允许在测试过程中控制三态信号

让其他芯片收集来自CUT的响应

让系统互连与器件分开进行测试

让器件与引线分开测试

 

系统测试逻辑

%title插图%num

图3系统测试逻辑

 

使用JTAG加载指令寄存器

%title插图%num

图4使用JTAG加载指令寄存器

 

互连系统视图

%title插图%num

图5 互连系统视图 (BS cell: 边界扫描单元, ”销“等同于引脚)

 

边界扫描链视图

%title插图%num

图6边界扫描链视图

 

基本边界扫描单元

%title插图%num

图7基本边界扫描单元

 

并行板/ MCM扫描

%title插图%num

图 8  并行板/ MCM扫描

 

串行板/ MCM扫描

C:\WINNT\Profiles\bushnell\bookfoils\boundscan\slide7.tif

图 9  串行板/ MCM扫描

 

独立路径板/ MCM扫描

C:\WINNT\Profiles\bushnell\bookfoils\boundscan\slide8.tif

图 10  独立路径板/ MCM扫描

 

测试访问端口控制器信号

测试访问端口(Test Access Port,TAP)包括以下信号:

测试时钟输入(Test Clock Input ,TCK)-测试逻辑时钟 -可以与系统时钟不同的速率运行

测试模式选择(Test Mode Select,TMS)-将系统从功能模式切换到测试模式

测试数据输入(Test Data Input, TDI)-接受串行测试数据和指令-用于移入向量或许多测试指令之一

测试数据输出(Test Data Output , TDO)-串行移出边界扫描链(或器件身份码或其他内部寄存器)中捕获的测试结果

测试重置(Test Reset , TRST)-可选的异步TAP控制器重置

测试访问端口控制器状态图

 

%title插图%num

DR, Date Register: 指令寄存器 IR, Instruction Register: 数据寄存器

图 11   测试访问端口控制器状态图

 

测试访问端口控制器时序

%title插图%num

图 12  测试访问端口控制器时序

 

测试访问端口控制器上电复位逻辑

%title插图%num

图 13   测试访问端口控制器上电复位逻辑

 

边界扫描指令

取样/预加载指令-

指令-取样

目的: 获取正常芯片输出信号的快照

在下一条指令之前将数据放在绑定的扫描链上

 

%title插图%num

图 14   取样

 

指令-预加载

%title插图%num

图 15   预加载

 

EXTEST指令 

目的:测试片外电路和板级互连

%title插图%num

图 16   EXTEST指令

 

INTEST指令

目的: 将外部测试模式转移到器件上; 外部测试仪将器件响应转移出去

%title插图%num

图 17   INTEST指令

 

INTEST指令时钟

在INTEST期间控制所应用的系统时钟

%title插图%num

图 18  在INTEST期间控制所应用的系统时钟

 

使用TCK作为片上系统逻辑时钟

%title插图%num

图 19 使用TCK作为片上系统逻辑时钟

 

RUNBIST指令

用途:允许通过JTAG硬件向器件发出BIST命令

指令选项

测试输出引脚的逻辑控制状态

可通过引脚边界扫描单元确定

可以强制进入高阻抗状态

BIST结果(成功或失败)可以留在边界扫描单元或内部单元中

通过边界扫描链移出

可能会使芯片引脚处于不确定状态(恢复正常操作之前需要复位)

 

CLAMP指令 

目的:强制元件输出信号由边界扫描寄存器驱动

使用一位旁路寄存器绕过边界扫描链

选装说明

可能必须添加RESET硬件来控制片上逻辑,以免损坏(将0和1短路到内部总线等)。

 

IDCODE指令

目的:在TDI和TDO之间串行连接器件设备标识寄存器

在Shift-DR TAP控制器状态下

允许板级测试控制器或外部测试仪读取器件ID

每当设计中包含JEDEC识别寄存器时都需要

设备ID寄存器–JEDEC代码

%title插图%num

图20 JEDEC代码

 

USERCODE指令

目的:旨在用于用户可编程器件(FPGA,EEPROM等)

允许外部测试人员确定器件的用户编程

选择设备标识寄存器作为TDI和TDO之间的串行连接

用户可编程的ID码已加载到设备标识寄存器中

在TCK上升沿

将器件测试硬件切换到其系统功能

当用户可编程器件中包含设备ID寄存器时需要

 

HIGHZ指令

目的:将所有器件输出引脚信号置于高阻状态

控制芯片逻辑以避免这种模式下的损坏

HIGHZ运行后可能需要重置器件

可选指令

%title插图%num

图 21   HIGHZ指令

 

旁路指令 

目的:用1位寄存器绕过扫描链

%title插图%num

图 22   旁路指令

 

可选/必要指令

%title插图%num

图 23  可选/必要指令

小结

边界扫描标准已变得绝对必要:

不再可用钉床测试仪测试印刷电路板

没有它根本无法测试多芯片模块

支持BIST,使用自动测试设备的外部测试以及边界扫描链重新配置,作为BIST模式生成器和响应压缩器

现在得到广泛使用

 

 

Posted in 数字集成电路

发表评论

相关链接