Menu Close

集成电路 Delta IDDQ 测试和内置电流测试

IDDQ电流测试-2

Delta IDDQ测试和内置电流测试

电流限制设定

测试时间问题

∆ IDDQ测试(Delta IDDQ)

内置电流测试传感器

总结

 

电流限制设定

应尝试使其<1 uA

32位微处理器的直方图

C:\WINNT\Profiles\bushnell\bookfoils\iddqfigs\histo.tif

图1  32位微处理器的直方图

 

惠普/桑迪亚 ( Hewlett-Packard, HP/ Sandia)实验室结果

HP–静态CMOS标准单元,8577个逻辑门,436 个触发器

Sandia实验室– 5000个静态RAM测试

各种测试的缺陷率:

%title插图%num

图2  各种测试的缺陷率

 

惠普芯片中的缺陷分布

%title插图%num

图3 惠普芯片中的缺陷分布

 

100小时寿命测试后发生功能缺陷的百分比

McEuen在福特 ( Ford) 微电子公司的工作

%title插图%num

图4 100小时寿命测试后发生功能缺陷的百分比

 

IDDQ测试时间上限/下限– McEuen(福特)

%title插图%num

图5  IDDQ测试时间上限/下限

 

∆ IDDQ测试- Thibeault

使用测试向量上IDDQ的导数作为当前标记

%title插图%num

导致直方图变窄

消除芯片之间和晶圆之间的差异

P –测试判断错误的可能性

IDDQ与 ∆ IDDQ

%title插图%num

图 6  IDDQ与∆ IDDQ

 

直方图的差异

A– 测试漏掉,B – 良率损失

%title插图%num

图7  直方图的差异

 

预估P的参数

∆def – 最小值, | ∆IDDQ | 活跃缺陷的峰值,ug =良品均值,ub =次品均值

%title插图%num

图8 预估P的参数

 

差分IDDQ直方图示例 

| ∆ IDDQ(i)| 更好的峰值分辨率, 加倍点数

%title插图%num

图9  差分IDDQ直方图示例

 

∆ IDDQ 测试结果

%title插图%num

图10 ∆ IDDQ

 

测试结果

IDDQ内置电流测试 – Maly和Nigh

将电流传感器内置到被测器件的接地总线中

电压降装置和比较器

将虚拟接地VGND与每个时钟结束时的Vref进行比较–仅在不良电路中VGND> Vref 发现不良器件时启动电路断路器

 

概念性BIC传感器

%title插图%num

图11 概念性BIC传感器

 

CMOS BIC传感器

%title插图%num

图12  CMOS BIC传感器

 

在模块中设置最佳数量的晶体管

必须将芯片划分为功能单元,每个功能单元都有自己的BIC

太大的单元– 合并的泄漏电流会错误地触发BIC传感器

Idefmin– 最小的缺陷电流

Inoisemax– 与噪声有关的最大峰值电源电流

在Idefmin和IDDQ相交处的最小面积传感器设计

Nmax– 1个BIC单元中的最大晶体管数

 

选择Nmax的图

%title插图%num

图13  选择Nmax的图

 

小结

很难区分IDDQ电流限制以区分电路的好坏

IDDQ测试变得越来越有问题

在深亚微米技术中,MOSFET的泄漏电流越来越大

难以区分IDDQ电流和100,000个晶体管的漏电流

Delta IDDQ期望缓解问题

内置电流测试有望实现

 

Posted in IC

发表评论

相关链接