Menu Close

存储器测试 1

存储器测试 1

存储器市场和存储器复杂度

符号说明

缺陷与失效

MATS+MATS+ March测试

存储器缺陷模型

March测试算法

归纳式缺陷分析

总结

 

密度和缺陷趋势

1970年- DRAM发明(英特尔)1024位

1993年- 第一篇256 MBit DRAM论文

1997年- 第一个256 MBit DRAM样品

1美分/位-> 120 X 10-6美分 /位

Kilburn-Ferranti Atlas计算机(美国曼彻斯特)- 发明了虚拟存储器

1997年- 高速缓存DRAM, -SRAM高速缓存+ DRAM现在嵌入在1个芯片上

每个芯片的存储单元

C:\WINNT\Profiles\bushnell\bookfoils\newmike4.tif

图 1 在单个芯片的存储单元变化趋势

 

测试时间(以秒为单位)

%title插图%num

图 2 存储器测试时间

 

符号说明:

0-存储器单元格处于逻辑状态0

1-单元格处于逻辑状态1

X-单元格处于逻辑状态X

A-存储器地址

ABF-“与”桥接缺陷 AND Bridging Fault

AF- 地址解码器缺陷 Address Decoder Fault

B- 一个字节中的存储位数 Bits

BF- 桥接缺陷 Bridging Fault

C-存储单元

CF- 耦合缺陷 Coupling Fault

CFdyn- 动态耦合缺陷 Dynamic Coupling Fault

CFid- 等幂耦合缺陷 Idempotent Coupling Fault

CFin- 反向耦合缺陷 Inversion Coupling Fault

耦合单元格coupling cell –其改变导致另一个单元格改变的单元格

被耦合单元coupled cell – 被耦合单元格改变的耦合单元

DRF-RAM数据保持缺陷 RAM Data Retention Fault

k- 相邻存储单元的大小

M- 存储单元,字节或地址集

n- 存储器位数

N- 地址位数:n = 2的N次方

NPSF- 邻域模式敏感缺陷 Neighborhood Pattern Sensitive Fault

OBF- “或”桥接缺陷

SAF- 粘滞缺陷 Stuck-at Fault

SCF- 状态耦合缺陷 State Coupling Fault

SOAF- 粘滞开路地址解码器缺陷 Stuck-Open Address Decoder Fault

TF- 过渡缺陷 Transition Fault

 

缺陷:

系统- 混合电路,机电,化学和光子系统(MEMS技术)

失效 Failure- 系统行为不正确或被中断

错误 Error – 系统缺陷的表现

缺陷- 系统行为的好坏之间的物理差异

 

缺陷类型:

永久Permanent – 系统损坏并无限期地保持损坏

瞬态Transient – 缺陷暂时影响系统行为,然后系统恢复到良好的状态- 具有时间依赖性,这是由环境条件改变引起的

间歇 Intermittent -有时会导致失效,有时不会导致失效缺

 

失效机制:

永久性缺陷 Permanent faults:

缺少/增加了电气连接

组件损坏(IC掩模缺陷或硅与金属的连接)

断线

芯片与封装之间的连接被腐蚀

芯片逻辑错误

 

瞬时缺陷 Transient Faults:

宇宙射线

粒子(电离的氦原子)

空气污染(导致连线短路/断路)

湿度(临时短路)

温度(临时逻辑错误)

压力(临时连线开/短路)

振动(临时连线开路)

电源波动(逻辑错误)

电磁干扰(耦合)

静电放电(变化状态)

接地回路(逻辑值判断错误)

 

间歇性缺陷 Intermittent Faults:

松动的连接

老化组件(逻辑延迟变化)

关键时序路径中的危险和逻辑抢位(不良设计)

电阻,电容,电感变化(时序缺陷)

物理上不规则(细导线 -> 高电阻)

电气噪声(存储器状态变化)

 

物理失效机制

腐蚀

电迁移

键合劣化- 金线封装线与铝芯片焊盘相互扩散

离子污染- Na + 离子通过封装扩散到场效应管栅极氧化物中

合金化- 铝从金属层迁移到硅衬底中

辐射和宇宙射线- 8 MeV,与Si晶格碰撞,生成n-p对,导致软存储错误

 

存储器测试层级

芯片,芯片组和板级

%title插图%num

图 3 存储器测试层级

 

March测试符号说明:

r- 读取存储位置

w- 写存储位置

r0- 从存储位置读取0

r1- 从存储位置读取1

w0- 将0写入存储位置

w1- 将1写入存储位置

– 将1写入包含0的单元格

– 将0写入包含1的单元格

– 补充单元格内容

-增加存储器寻址

– 减少存储器寻址

– 增或减

  1. A

-任何写操作 

<…> – 表示特定缺陷,…

<I / F> – I是缺陷敏感条件,F是缺陷单元值

<I1,…,In-1; In / F> – 表示缺陷覆盖

单元n

I1,…,In-1是单元n中单元1到n-1中的缺陷敏感条件

In给出单元n的敏化条件

如果In为空,则将In / F记为F

 

MATS +March测试

M0:{March元素 (w0)} 对于单元格:= 0到n-1(或任何其他顺序) 向A [单元]写入0;

M1:{March元素 (r0,w1)} 对于单元格:= 0到n-1 读取一个[单元格]; {期望值= 0} 向A [单元]写1;

M2:{March元素 (r1,w0)} 对于单元格:= n – 1降至0 读取一个[单元格]; {期望值= 1}

向A [单元]写入0;

 

缺陷建模

行为(黑匣子)模型 – 状态机为所有存储内容组合建模 – 难以处理

功能(灰盒)模型 – 曾经用过

逻辑门模型 – 未使用晶体管和电容器,模型不够

电气模型 – 非常昂贵

几何模型 – 布局布线模型

与感应缺陷分析配合使用

功能模型

%title插图%num

图 4 功能模型

 

简单功能模型

%title插图%num

图 5 简单功能模型

 

简化的功能模型(van de Goor) 

n个存储位,B位/字,n / B个地址

地址锁存器内容更改时发生访问

低位地址位操作列解码器,高位操作行解码器

读取- 预充电位线 Bit Line,然后激活行

写- 检查期间保持驱动位线

刷新- 读取一行中的所有位并同时刷新它们

 

子集功能缺陷

%title插图%num

图 6 子集功能缺陷

 

功能缺陷

%title插图%num

图 7 功能缺陷

 

简单功能缺陷

%title插图%num

图 8 简单功能缺陷

 

钳滞缺陷 Stuck-at Faults

条件:对于每个单元格,必须读取0和1。

< A /0> (< A /1>)

%title插图%num

图 9 钳滞缺陷

 

过渡缺陷

单元无法进行0 ->1或1 ->0转换 

条件:每个单元都必须经历一个 过渡和一个 过渡,并在此之后被读取,然后再经历任何进一步的过渡。

< /0>, < /1>

C:\WINNT\Profiles\bushnell\bookfoils\memtest\bookfig9.7.tif

图 10 < /0>过渡缺陷

 

耦合缺陷

耦合缺陷(Coupling Faults CF):第j位的转换会导致第i位的意外更改

2-耦合缺陷:涉及2个单元,k耦合缺陷的特殊情况

必须限制k个单元才能实用

反向和幂等耦合缺陷: 2-耦合缺陷的特殊情况

桥接和状态耦合缺陷: 涉及任何数量的单元,由逻辑电平引起

动态耦合缺陷(Dynamic Coupling Fault CFdyn)-对j进行读或写将i强制为0或1

反转耦合缺陷(Inversion Coupling Faults CFin)

或 单元格j中的内容会反转单元格i的内容 

条件:对于所有已耦合的单元,应在一系列可能的CFin发生之后读取每个,并且耦合的单元转换的数目必须为奇数(以防止CFin相互掩盖)。

< ; > 和 < ; >

正常机器状态转换图

C:\WINNT\Profiles\bushnell\bookfoils\memtest\bookfig9.9.tif

图 11 正常机器状态转换图

 

CFin状态转换图

C:\WINNT\Profiles\bushnell\bookfoils\memtest\bookfig9.9.tif

图 12 CFin状态转换图

 

幂等耦合缺陷(Idempotent Coupling Faults CFid)

或 j中的过渡将单元格i设置为0或1

条件:对于所有耦合缺陷,应在发生一系列可能的CFid之后读取每个缺陷,以使敏化的CFid不会相互掩盖。

不对称:仅耦合小区 或

对称:耦合单元由于缺陷而同时发生

< ; 0>, < ; 1>, < ; 0>, < ; 1>

 

CFid示例

C:\WINNT\Profiles\bushnell\bookfoils\memtest\bookfig9.9.tif

图 13 CFid示例

 

动态耦合缺陷(Dynamic Coupling Faults CFdyn) 

读或写1个单词的单元格将不同单词的单元格强制为0或1

<r0 | w0; 0>,<r0 | w0; 1>,<r1 | w1; 0>和<r1 | w1; 1>

|表示两个操作的“或”

比CFid更通用,因为CFdyn可以通过任何读取或写入操作进行识别

 

桥接缺陷 

2个或以上单元或线路之间的短路

耦合单元的状态为0或1,而不是耦合单元转换,导致耦合单元改变

双向缺陷-i影响j,j影响i

“与”桥接缺陷(ABF):

<0,0 / 0,0>,<0,1 / 0,0>,<1,0 / 0,0>,<1,1 / 1,1>

“或”桥接缺陷(OBF):

<0,0 / 0,0>,<0,1 / 1,1>,<1,0 / 1,1>,<1,1 / 1,1>

状态耦合缺陷

耦合单元/线j处于给定状态y,迫使耦合单元/线i进入状态x 

<0; 0>,<0; 1>,<1; 0>,<1; 1>

C:\WINNT\Profiles\bushnell\bookfoils\memtest\bookfig9.10.tif

图 14 状态耦合缺陷

 

地址解码器缺陷(Address Decoder Faults ADF) 

地址解码错误假设:

解码器不连续

读写过程中的行为相同

必须测试多个ADF

解码器存在CMOS钳滞开路的缺陷

%title插图%num

图 15 地址解码器缺陷

 

定理9.2

满足条件1和2的March测试可以检测到所有地址解码器缺陷。

…表示任何数量的读取或写入操作

在条件1之前,必须具有wx元素

x可以为0或1,但在测试中必须一致

%title插图%num

图 16

 

证明图

%title插图%num

图 17 证明图

 

必要性证明 

从条件1中删除rx可以防止非x读取时检测到A或B缺陷

从条件2中删除r非x可以防止x读取时检测到A或B缺陷

从条件1中删除rx或w非x会错过缺陷D2

从条件2中删除r非x或wx会错过缺陷D3

同时删除写缺陷C和D1

 

充足证明

缺陷A和B:通过SAF测试检测到

缺陷C:将存储器初始化为h(x或非x)。

后续的读取h并写入非h的March元素检测到缺陷C。

行进 将非h写入Av。 检测:读Aw

行军 将非h写入Az。 检测:读Ay

缺陷D:当多个单元同时读取时,存储器返回随机结果。 通过写入Ax来产生缺陷,检测:读取Aw或Ay( 或 行进)

 

减少功能缺陷

%title插图%num

图 18减少功能缺陷

 

缺陷建模案例 1

%title插图%num

图 19 缺陷建模

 

缺陷建模案例 2

%title插图%num

图 20 缺陷建模

 

多种缺陷模型 

耦合缺陷:在实际生产中,任何数量的缺陷都可能同时发生

相关:一个缺陷影响另一个的行为

March测试失效的示例:

{(w0); (r0,w1); (w0,w1); (r1)}

仅当缺陷未相关时才起作用

%title插图%num

图 21 相关和不相关

 

缺陷层次

C:\WINNT\Profiles\bushnell\bookfoils\hierarchy.tif

图 22 缺陷层次

 

关联的AF的测试

案例1、2、3和5-未关联

案例4和6-关联

%title插图%num

图 23 关联和未关联的AF的测试

 

DRAM或SRAM缺陷

%title插图%num

图 24 DRAM或SRAM缺陷

 

仅限SRAM的缺陷建模

%title插图%num

图 25 仅在SRAM中发现的缺陷

 

仅限DRAM的缺陷建模

%title插图%num

图 26 仅在DRAM中发现的缺陷

 

测试对SRAM缺陷覆盖率的影响

C:\WINNT\Profiles\bushnell\bookfoils\memtest\bookfig9.21.tif

图 27 测试对SRAM缺陷覆盖率的影响

 

地址顺序对缺陷覆盖率的影响

C:\WINNT\Profiles\bushnell\bookfoils\memtest\bookfig9.22.tif

图 28地址顺序对缺陷覆盖率的影响

 

关键路径长度

平行线的长度由点缺陷尺寸分隔开

TF和CFid 仅在长连线上发生

%title插图%num

图 29 关键路径

 

缺陷频率 

通过扫描电子显微镜获得

CFin和TF缺陷很少发生

%title插图%num

图 30 缺陷频率

进行March测试的功能性RAM测试

March测试可以检测到AF-而NPSF则不能检测到

检测AF的条件:

需要 (r x,w 非x)

需要 (r 非x,w x)

 

在接下来的March测试中,寻址顺序可以互换

冗余March测试

%title插图%num

图 31 冗余March测试

 

冗余March测试总结

%title插图%num

图 32 冗余March测试总结

 

March测试复杂性

%title插图%num

图 33 March测试复杂性

 

MATS +示例

单元格(2,1)钳滞在 0 缺陷 

C:\WINNT\Profiles\bushnell\bookfoils\memtest\mats1.tif

图 34 MATS +示例

 

MATS+:

{ M0: (w0); M1: (r0, w1); M2: (r1, w0) }

MATS +示例

单元格(2,1)钳滞在 1 缺陷

C:\WINNT\Profiles\bushnell\bookfoils\memtest\mats2.tif

图 35 单元格(2,1)钳滞在 1 缺陷

 

MATS+:

{ M0: (w0); M1: (r0, w1); M2: (r1, w0) }

MATS +示例

多重AF 类型C

单元格(2,1)无法寻址

地址(2,1)映射为(3,1),反之亦然

无法写入(2,1),读取(2,1)会产生随机数

C:\WINNT\Profiles\bushnell\bookfoils\memtest\mats3.tif

图 36 单元格(2,1)无法寻址

 

MATS+:

{ M0: (w0); M1: (r0, w1); M2: (r1), w0 }

与布局布线相关缺陷的RAM测试

归纳缺陷分析

根据生产线模型生成缺陷尺寸,位置,层

在布局布线模型上放置缺陷

提取不良单元原理图和电气参数

使用VLASIC评估单元测试

Dekker发现了以下缺陷:

SAF,SOF,TF,SCF,CFid,DRF

拟议的IFA-9测试

延迟时间为100毫秒

 

归纳式缺陷分析

March 测试

%title插图%num

图 37 March 测试

 

IFA测试验证 

分数越高表示测试越好

%title插图%num

图 38 IFA测试验证

 

存储器测试小结

多缺陷模型是必需的

测试组合是必不可少的:

March– SRAM和DRAM

NPSF-DRAM

直流参数- 两者

交流参数- 两者

需要有归纳缺陷分析

 

Posted in 数字集成电路

发表评论

相关链接