Menu Close

集成电路测试过程和自动测试设备 ATE

VLSI测试流程和器件

本节内容包含以下几个方面:

动机

测试类型

测试规范及测试计划

测试程序

测试数据分析

自动测试设备

参数测试

小结

 

动机

需要了解一些自动测试设备(ATE)技术 

可以进行哪些测试

在高频数字信号或模拟范畴内串联模拟测量的限制

需要了解片上系统(SOC)技术中对数字逻辑,存储器和模拟测试的测试能力

需要了解一些参数的测试 

用于进行设置时间 Setup和保持时间 Hold的测试

用于计算VIL,VIH,VOL,VOH,tr,tf,td,IOL,IOH,IIL,IIH 等参数

测试类型:

验证测试 Verification Test:特性测试或设计调试, 验证设计和测试程序的正确性–通常需要对设计进行改进和完善 

制造测试 Manufacturing Test:对所有加工制造的晶圆或芯片进行在厂测试,以检查是否存在参数错误和随机缺陷 

验收测试 Acceptance Test: 也称来料检验,指用户(客户)测试购买的器件以确保质量

 

%title插图%num

图 1 测试原理

自动测试设备组件

包括: 功能强大的电脑,强大的32位数字信号处理器(DSP)用于模拟测试,计算机上运行的测试程序(用高级语言编写), 探针头(实际接触裸露或封装的芯片以执行缺陷检测任务) 探针卡或薄膜探针(包含用于测量芯片引脚或焊盘上信号的电子电路)

 

验证检测

极其昂贵, 其中包括: 扫描电子显微镜测试 (SEM), 光亮缺陷检测, 电子束测试 (E-Beam) , 人工智能 (AI)(专家系统)方法,  重复性功能测试

 

表征测试(Characterization Test)

最坏情况测试:

选择通过/不通过芯片的测试,

选择具有统计意义的芯片样本,

对两种以上环境变量的每种组合进行重复测试

在Shmoo图中绘制结果

诊断并纠正设计错误

在芯片的整个生产生命周期中不断改进设计和工艺以提高成品率

shamoo

图 2 Shmoo 图

 

制造测试

确定成品芯片是否符合规格参数

必须覆盖高百分比的现有模型的缺陷

必须尽量减少测试时间(以控制成本)

不做缺陷诊断

测试芯片上的每个器件

以芯片实际应用时的时钟速度或供应商保证的速度进行测试

老化或压力测试 Burn-in or Stress Test

过程: 将芯片置于高温和过压电源下,进行功能测试

捕获: 早期失效案例-早期失效芯片是指那些,如果安装到系统中,将在系统运行很短的时间内 (如两天,一周,一个月)发生失效,-这样这些芯片在交付给客户之前已经损坏并被筛查出来。

异常失效– 那些与可靠器件具有相同失效机制的器件

 

来料检测

可以是: 类似于生产测试

比生产测试更全面

针对特定系统应用

通常对器件进行随机抽样检测;样品数量多少取决于器件质量和系统可靠性要求,避免将有缺陷的器件安装在系统中,导致检测诊断故障的成本超过来料检测成本

 

制造测试的类型

晶圆测试或称探针测试– 在划片并切成单个的芯片之前完成, 包括现场特性测试-使用专门的测试模式检测专用测试结构,用以测量: 栅阈值,多晶硅场阈值,多晶硅薄层方块电阻等 

封装后器件测试

测试的子类型

参数型测试– 用探针测量器件的电气特性 – 延迟,电压,电流等– 快速且低成本

功能型测试– 用于检测覆盖非常高比例的已有模型的失效– 测试数字电路中的每个晶体管和导线– 耗时长且昂贵– 本课程的主要内容

 

功能测试的两种不同含义

ATE和加工制造范畴– 在加工制造过程中,应用于覆盖高百分比失效的所有测试向量

自动测试模式生成范畴– 验证向量的测试,以确定被测器件是否符合其规格 – 通常失效覆盖率较低(<70%)

 

测试规范和计划

测试规范: 功能特点 被测器件的类型(DUT) 物理约束– 封装,引脚号等 ;  环境特性– 电源电压,温度,湿度等;  可靠性– 验收质量等级(缺陷/百万),失效率等

根据规范生成的测试计划  使用的测试器件类型, 测试类型, 缺陷范围要求

 

%title插图%num

图3 测试程序

 

测试数据分析:

ATE测试数据的用途: 筛出不良的被测器件, 加工制造工艺的信息 设计弱点信息 , 只有在测试覆盖了100%的缺陷的情况下,没有缺陷的器件才是好的

失效模式分析(FMA):  诊断器件失效原因,探索和发现设计和工艺上的弱项 , 改进逻辑和布局布线设计

ATE3

图 4 ADVANTEST Model T6682 自动测试设备

 

T6682 自动测试设备规格参数:

1024针通道

速度:250、500或1000 MHz

定时精度:+/- 200 ps

驱动电压:-2.5至6 V

时钟/频闪精度:+/- 870 ps

时钟稳定分辨率:31.25 ps

模式复用:在一个ATE周期内写入2种模式

引脚复用:使用2个引脚控制1个DUT引脚

 

测试模式生成 

顺序码型发生器(SQPG):存储要应用于被测器件的16个M vector码型,矢量宽度由被测器件引脚数确定

算法模式发生器(ALPG):32个独立地址位,36个数据位

用于内存测试 – 具有地址解密器,

具有地址缺陷记忆

扫描模式生成器(SCPG): 支持JTAG边界扫描,大大减少了用于全扫描测试的向量存储器 

2G vector或8 G vector 容量

 

响应检查和帧处理器

响应检查: 脉冲序列匹配 – 测试设备在一个引脚上匹配模式最多需要16个周期

模式匹配方式 – 在一个周期匹配多个引脚上的模式

判断被测器件输出是否正确,实时改变模式

 

帧处理器 – 将码型发生器的被测器件输入激励与被测器件输出波形比较相结合

选通时间 – 采样输出后应用图案后的间隔

 

探测 

引脚外围电路(PE)– 电气缓冲电路,尽可能靠近被测器件

在测试头上使用弹簧针连接器

测试头接口通过定制的印刷电路板连接到晶圆探针(未封装的芯片测试)或封装底座(封装的芯片测试),通过插座(接触器)接触芯片 

采用液冷

可以为每个引脚独立设置如下参量:VIH,VIL,VOH,VOL,IH,IL,VT 

参数测量单位(PMU)

 

探针卡,探针或薄膜探针

探针卡– 定制的印刷电路板(PCB),被测器件安装在板上的插座中,– 可能包含定制的测量硬件(电流测试)

探针– 压下来并刮擦接触片以输入激励信号/读取反馈

薄膜探针– 用于未封装的晶片– 触点印刷在柔性膜上,用压缩空气下拉到晶片上以进行接触

probe card

图 5 探针卡

prober

图 6 探针

 

T6682 ATE软件

在UltraSPARC 167 MHz CPU上运行Solaris UNIX以实现非实时功能

在UltraSPARC 200 MHz CPU上运行实时操作系统以进行测试设备控制

外围器件:磁盘,CD-ROM,微型软盘,显示器,键盘,HP GPIB,以太网

提供Viewpoint软件,用于调试,评估和分析VLSI芯片

 

ATE

图 7 LTX FUSION HF 自动测试设备

规格参数:

旨在进行SOC测试 – 数字,模拟和内存测试– 支持基于扫描的测试

模块化– 随着测试需求的变化,可以使用额外的设备进行升级

enVision操作系统

每个测试仪1个或2个测试头,最多1024个数字引脚,最大测试速率1 GHz

最大64 M vectors的存储空间

模拟仪器:基于DSP的合成器,数字化仪,时间测量,功率测试,射频(RF)源和测量能力(4.3 GHz)

多站点测试 – 主要降低成本的途径

一个ATE同时测试多个(通常是相同的)器件

用于探针(未封装)和已封装芯片的测试

DUT接口板具有 > 1个插槽

在ATE中联结更多设备可以同时处理多个器件

通常一次测试2或4个被测器件,一次测试32或64个存储芯片

限制:ATE中可以联结仪器的数量,可以处理器件封装的类型

 

电参数测试

典型测试程序

探针测试(晶圆分类)– 筛查明显的缺陷

接触电测试

与功能和布局布线相关的测试

直流参数测试

交流参数测试

不可接受的引脚上的电压/电流/延迟

不可接受的器件运作限制

 

直流参数测试

接触测试

将所有输入设置为0 V,

强制从引脚输出电流Ifb(预计Ifb为100至250 mA)

测量引脚电压Vpin,计算引脚电阻R

触点短路(R = 0 W)

通过测试

引脚开路(R很大),Ifb和Vpin很大

功耗测试:

将温度设置为最差情况,被测器件输出开路

在指定电压下测量从电源ICC流向器件的最大电流

ICC> 70 mA(没通过)

40 mA <ICC 70 mA(通过)

输出短路电流测试:

使芯片输出高电平 (逻辑1)

在PMU中将输出引脚短接到0 V

测量短路电流(但不能测量太长时间,否则引脚驱动器会烧坏)

短路电流> 40 mA(通过)

短路电流40 mA(没通过)

输出驱动电流测试:

强制将向量引脚设置为低电平 (逻辑0)

同时施加VOL电压并测量IOL

对高电平 (逻辑1) 重复上述步骤

IOL <2.1 mA(没通过)

IOH <-1 mA(没通过)

阈值测试

对于每个I / P引脚,写入逻辑0,然后将该模式传输到输出,读取输出。 以0.1 V的步长增加输入电压,直到输出值错误

重复此过程,但从逻辑1降低0.1 V,直到输出值失败

逻辑0输入> 0.8 V时输出错误(通过) 逻辑0输入0.8 V时输出错误(没通过)

逻辑1输入<2.0 V时输出错误(通过) 逻辑1输入2.0 V时输出错误(没通过)

 

交流参数测试:

上升/下降时间测试

%title插图%num

图 8 上升/下降时间测试

 

设置/保留 (Setup / Hold) 时间测试

%title插图%num

 

图 9 设置/保留 (Setup / Hold) 时间测试

 

传播延迟测试: 

施加标准输出引脚负载(RC或RL)

施加具有特定上升/下降的输入脉冲

测量从输入到输出的传播延迟

延迟5 ns至40 ns之间(通过)

延迟超出范围(没通过)

 

概括 

参数测试– 确定被测器件是否符合数字逻辑电压,电流和延迟时间的参数规范

功能测试– 确定内部逻辑/模拟子系统是否正常运行

ATE成本问题: 引脚电感(探针卡昂贵) 多GHz 频率 ,  高引脚数(》1024)

降低ATE成本: 多站点测试 , 内置自检等 DFT 方法

 

Posted in 数字集成电路

发表评论

相关链接