Menu Close

FPGA 综合 试题(一)

FPGA综合 试题

本试题是FPGA课程中系列试题之一,用于考查学员的学学习情况.也可以作为学习的复习资料.

说明全面考察学员在FPGA综合课程学习中对基本问题,基本概念,基本编程技术的掌握程度。试卷总分100分,分为是个题目,每个题目10分。其中有两个加分题,每个10分,如果答题已达到或超过100分,按100分计算。开卷考试,时间24小时。

 

  1. 假设100兆的时钟频率,用Verilog写出1us,1ms, 1s的分频子程序,并利用层次电路的设计方法,组装成一个完整的代码。利用1s分频输出作为使能,写出BCD吗的60进制计数器。
  2. 结合第一题的结果,设计共阳极数码管的译码输出,并将第一题与本题中的设计出完整的模块化,层次化调用组合成完整的程序(注不需要第一题的代码重写,写出对应的接口即可)。写出对应的.XDC文件(对应开发板PRX00-DDR)。
  3. 电路如下图:

%title插图%num

电路网络符号FPGA_LED 与FPGA的某一GPIO相连,FPGA在该bank上的GPIO电压为3.3V。请分析如果FPGA 的GPIO设为输入状态时,开关与LED关系。当FPGA的GPIO输出为高电平或低电平时,开关K1,FPGA的GPIO,与LED的关系。用Verilog写一段代码实现1ms的时间间隔扫描K1的状态,并将K1的结果通过FPGA输出驱动LED的点亮与关闭。

4.分别用一段式状态机,2段式状态机,3段式状态机的方式产生序列举例说明摩尔机与梅利机的区别。

6.写出千兆网的前导字,画出IPv4 TCP/IP协议的MAC层,IP层,TCP/UDP层的结构与字段含义,写出IP头checksum的计算方法,UDP层checksum的计算方法。

7.描述I2C协议的读写过程,可以以EEPROM(AT24c02)读写为例。(加分题10分,给出I2C的verilog代码)。

8.描述SPI协议写过程,画出波形图,用Verilog描述SPI的写过程。

9.描述SPI协议读过程,画出波形图,用Verilog描述SPI的读过程。

10 解释DDR3中RAS,CAS的含义,画出DDR3的读写状态图。(加分题10分,给出Verilog描述的经过MIG7生成的DDR3控制器的读写测试程序)

举例说明异步时钟域的数据交换的解决方案。(提示,FIFO, dual port RAM, 时序逻辑等)

附件下载

Posted in FPGA, FPGA, FPGA习题库, Verilog, 教材与教案, 文章

3 Comments

发表评论

相关链接