Menu Close

自动测试系统

自动测试系统

 

自动测试系统设备(ATE, Automatic Testing Equipment 或 Automatic Test Machine ATM)

ATE是是一种通过计算机控制进行器件、电路板和子系统等测试的设备。通过计算机

编程取代人工劳动,自动化的完成测试序列

ATE开发 是从简单器件、低管脚数、低速测试系统(10 MHz, 64 pins)到中等

数量管脚、中速测试系统(40 MHz, 256 pins)到高管脚数、高速(超过

100 MHz, 1024 pins)并最终过渡到现在的SoC测试系统(1024 pin, 超过

400MHz,并具备模拟、存储器测试能力)

分为数字测试系统, 模拟测试系统, 存储器测试系统,混合信号测试系统,SOC

测试系统

未来的测试系统测试速度将超过1.6GHz,时序精度在几百纳秒范围内,

并将数字、模拟、存储器和RF测试能力集成于一台测试系统

ATM2

图1    自动测试设备

 

20190415072831302

图 2    集成电路测试的挑战

 

测试的瓶颈:

芯片电路结构越来越复杂,集成度越来越高,功能各异( 数字,模拟,混合, 存储,片上系统,微机电,传感器等 )

各种状态及它们的不同组合几乎是无限的

有限数目的引脚

有限的时间

 

芯片测试:

目的:应用各种方法和手段,检测那些在加工制造过程中由于工艺偏差或材料缺陷

而引起的不符合设计要求的产品

方法:在研制,加工和使用芯片时,对其主要电学特性和逻辑功能进行测量和检验

 

测试的种类:

晶园接收测试(WAT: Wafer Acceptance Test)

晶园厂针对晶圆上特定位置一些专门的测试结构进行测量,以判断工艺有没出现偏差,

并以此作为向客户可以出货的依据

电路(晶圆)探针测试 (CP: Circuit Probe,也叫 Wafer probe)

是封装前晶圆级别对芯片电路的测试 ,并标记测试不通过的芯片,通过的进入封装

工序, 不通过的废弃。

环境耐受测试 ( 选择性测试 Optional)

热冲击测试,将待测物 (DUT, Devive Under Test)置于高温环境中,然后快速将其移动到塞冷环境中。

机械冲击测试,检验待测物承受物理冲击的能力

压力锅测试,将待测物暴露在高温高压(两个环境因素)下,以确定其封装材料耐受电腐蚀的能力

湿度测试,待测物在加电时处于高温和高湿的环境下。这个测试测量腐蚀对器件的影响。

老化测试 (burn-in test):通过加速老化实验,剔除早期失效的芯片;借助一些统计学知识,可以推导出在正常环境下该器件的使用寿命

终测 (Final test) :产品出货前最后也是最彻底的测试

 

ATE测试数据的用途:

筛出不良的被测器件,

获取加工制造工艺的信息

解析设计弱点信息

只有在测试覆盖了100%的缺陷的情况下,没有缺陷的器件才是好的

失效模式分析(FMA) 诊断器件失效原因,探索和发现设计和工艺上的弱项 改进逻辑和布局布线设计

ATM1

图 3    晶圆测试系统

 

晶圆探针结构

探针卡,探针或薄膜探针 

探针卡– 定制的印刷电路板(PCB),被测器件安装在板上的插座中,– 可能包含定制的测量硬件(电流测试) 

探针- 压下来并刮擦接触片以输入激励信号/读取反馈 

薄膜探针– 用于未封装的晶片– 触点印刷在柔性膜上,用压缩空气下拉到晶片上以进行接触

prober

图4     晶圆探针

 

 

probe card

图5    晶圆探针卡 ( Probe Card )

 

WAT_tester02

图6     晶圆探针原理图

 

根据测试目标的分类:

数字逻辑测试(Digital Logic Test)

模拟电路测试(Analogue Test)

存储器测试 (Memory Test)

片上系统测试 ( SOC Test)

mem test 3

图7     存储器测试台

 

T6682 自动测试设备

ATE3

图 8     ADVANTEST Model T6682 自动测试设备

T6682 自动测试设备规格参数:

1024针通道

速度:250、500或1000 MHz

定时精度:+/- 200 ps

驱动电压:-2.5至6 V

时钟/频闪精度:+/- 870 ps

时钟稳定分辨率:31.25 ps

模式复用:在一个ATE周期内写入2种模式

引脚复用:使用2个引脚控制1个DUT引脚

测试模式生成 

顺序码型发生器(SQPG):存储要应用于DUT的16个Mvector码型,矢量宽度由被测器件引脚数确定

算法模式发生器(ALPG):32个独立地址位,36个数据位

用于内存测试 – 具有地址解密器,

具有地址缺陷记忆

扫描模式生成器(SCPG): 支持JTAG边界扫描,大大减少了用于全扫描测试的向量存储器

2G vector或8 G vector 容量

响应检查和帧处理器

响应检查: 脉冲序列匹配 – ATE匹配模式在一个引脚上最多16个周期

图案匹配模式 – 以1个周期匹配多个引脚上的图案

判断被测器件输出是否正确,实时改变模式

帧处理器 – 将码型发生器的被测器件输入激励与被测器件输出波形比较相结合

选通时间 – 采样输出后应用图案后的间隔

探测 

引脚外围电路(Peripheral Electronics)– 电气缓冲电路,尽可能靠近被测器件

在测试头上使用弹簧针连接器

测试头接口通过定制的印刷电路板连接到晶圆探针(未封装的芯片测试)或封装底座(封装的芯片测试),通过插座(接触器)接触芯片

采用液冷

 

可以为每个引脚独立设置如下参量:VIH,VIL,VOH,VOL,IH,IL,VT 

参数测量单位(Parameter Measurement Unit, PMU)

 

T6682 ATE软件:

在UltraSPARC 167 MHz CPU上运行Solaris UNIX以实现非实时功能 

在UltraSPARC 200 MHz CPU上运行实时操作系统以进行测试设备控制 

外围器件:磁盘,CD-ROM,微型软盘,显示器,键盘,HP GPIB,以太网 

提供Viewpoint软件,用于调试,评估和分析VLSI芯片

 

LTX FUSION HF 自动测试设备

ATE

图 9    LTX FUSION HF ATE

 

规格参数:

旨在进行SOC测试 – 数字,模拟和内存测试–支持基于扫描的测试

模块化– 随着测试需求的变化,可以使用额外的设备进行升级

enVision操作系统

每个测试仪1个或2个测试头,最多1024个数字引脚,最大测试速率1 GHz

最大64 M vectors的存储空间

模拟仪器:基于DSP的合成器,数字化仪,时间测量,功率测试,射频(RF)源和测量能力(4.3 GHz)

多站点测试 – 降低主要成本

一个ATE同时测试多个(通常是相同的)器件

用于探针(未封装)和已封装芯片的测试

DUT接口板具有 > 1个插槽

在ATE中联结更多设备可以同时处理多个器件

通常一次测试2或4个被测器件,通常一次测试32或64个存储芯片

限制:ATE中可以联结仪器的数量,可以处理器件封装的类型

test 4

图10    自动测试设备结构

 

WAT_tester05

图 11     测试系统操作

 

Posted in 文章

发表评论

相关链接