Menu Close

随机失调和CMRR

随机失调和CMRR

模拟集成电路对精度的主要限制在于噪声和不匹配,实际上沟道长度越小,不匹配就越严重,这成为精度的主要限制。不匹配是导致高失调 和低 CMRR (Common Mode Rejection Ratio,

共模抑制比)的主要原因;这也是PSRR 较低(Power-Supply Rejection Ratio,电源抑制率)的主要原因。在本节中,我们将研究不匹配与这些参数之间的关系, 此外我们将尝试寻找如何修改电路的版图,以改善不匹配,从而降低失调 。这将针对 CMOS 和双极工艺进行。

 

首先,我们从一些定义开始。什么是实际的失调 ,什么是CMRR? 它们可能由随机效应引起,也可能由设计中的系统误差引起。我们现在关注这些现象在高频下的表现。本节最重要的部分是针对良好设计的设计规则列表,最后强调了CMOS 和双极设计之间的差异。

当单端运算放大器以零差分输入电压为输入时,其输出电压应为零,无论增益是什么。实际上事实并非如此,输出电压不是零。

根据定义,失调电压 vos 现在是使输出电压为零所需的差分输入电压, 由于它是差分输入电压,因此可以插入两个输入端子中的任何一个。 在下图这个例子中,失调电压插入到正输入端; 当插入到负输入端时,它具有相同的值但符号相反。

对双极放大器它通常是几个毫伏,对于CMOS 放大器,它可以大10倍!是什么导致了此失调电压?随机效应可以起到作用,但系统效应也可以起到作用。

 

%title插图%num

图 1    失调的定义

 

该失调在高增益运放配置中会导致大的误差。在下图的例子中,来自热电偶的小直流电压被放大。预期的增益是100,对于输入电压,其输出电压为−1伏,然而输出电压仅为−596 毫伏。 4 mV 的补偿电压仅留下 6 mV 作为电阻 RS 两端的电压。 电阻 RF 两端的电压现在高出 100 倍,即 600 mV,导致所示输出的电压。这个失调导致了一个很大的增益误差!

%title插图%num

图 2     带有失调的增益误差

 

此失调也会导致下图的ADC(模数转换器)出现误差,在该转换器中,将输入电压 Vin 与从参考电压 Vref 分压的电压进行比较, 比较器指示输入电压位于参考电压的哪个抽头(Tap)。

显然,当这些比较器有一个失调电压时,它们可能会产生一个误差的结果。这种 ADC 的良率取决于所存在的补偿。下图右侧显示,如果补偿约为2mV,那么一个8位ADC 预计只能提供60% 的良率,因此如果需要高良率,补偿会严重限制 ADC的分辨率,通常是这种情况!

%title插图%num

图 3     带有失调的 n 位 Flash-ADC 的良率

 

这种失调是由版图布局相等的晶体管之间的不匹配造成的。当评估大量的例如10000个相同晶体管时,测量其阈值电压VT及其K’值等,当绘制晶体管数量与实际 VT 值的关系时,将获得如下图所示的一张图表。 通常情况下,它显示了具有平均值和扩散或 Sigma(西格玛)的高斯分布(Gaussian Distribution,高斯分布或正态分布)。对于高斯分布,只有大约0.5% 的晶体管的VT与平均值相差超过 3 个西格玛。

一些模型已经表明,这个sigma与晶体管的面积WL的平方根成反比。比例常数AVT本身取决于所使用的工艺。对于较小的沟道长度L,氧化物厚度tox(≈ L/50)减小,但掺杂水平增加。参数NB 是在晶体管下的衬底的掺杂水平。 对于0.5um CMOS工艺的nMOST, AVT 约为10mV um,对于20×0.13 um,西格玛约为6.2mV;对于pMOST,AVT大约高出50%,主要是因为n阱CMOS工艺中的衬底掺杂水平更高。

%title插图%num

图 4     随机失调,不匹配

 

为了说明这种对大小尺寸的依赖性,下图中显示了一条测量曲线, 较小的尺寸在水平轴的右侧,很明显对于较小的尺寸,扩散也更大。另一方面,斜率对应于AVT系数约为12mVum。这是针对一种0.7 微米的CMOS工艺, 其氧化物厚度约为700/50或14nm。作为经验法则,以 mVum 为单位的 AVT 因子的值可以认为与以 nm 为单位的氧化物厚度大致相同。这将显示在再下一张图上。

还要注意,版图样式风格并没有产生那么大的区别, 是使用手指状的版图还是交错的版图似乎并不重要。只有总面积 WL 很重要。这条曲线通过零也是很明显的, 这意味着即使对于非常小的沟道长度,氧化物厚度也会相应减小,因此因子 AVT 也会减小。 纳米 CMOS工艺是否会这样发展还有待观察。

%title插图%num

图 5     阈值电压的分布 Sigma

 

mVum中的AVT 系数的值(如图所示)可以看作与以nm为单位的氧化物厚度相同。每一颗星都对应于一种不同的工艺,提供两个坐标轴,一个是氧化物厚度,一个是沟道长度,这两者之间的比例为50。这条曲线允许以一种相当明显的方式预测未来CMOS 工艺的AVT,然而当外推到深亚微米CMOS工艺时,必须格外小心。例如,已经发现在130nm 沟道长度以下出现一些现象,使得AVT不再减少,在大约 3mVum的值下或多或少变得恒定。

在传统的CMOS 工艺中,对AVT的主要贡献是沟道掺杂波动的影响,栅极掺杂中的波动和表面粗糙散射在AWL中占主导地位。对于纳米CMOS,多晶硅栅极耗尽严重,“金属栅极”将解决这一问题,然而我们还需要更多的实验证据。

%title插图%num

图 6     阈值电压不匹配 AVT

 

其他晶体管参数具有类似的扩散。可以以与阈值电压类似的方式建立K’ 参数的表达式,然而它的参数AK’相当小。同样也适用于尺寸W和L,光刻术和掩模版制作在这个表达式中发挥作用。很明显,较小尺寸的W或L 起着主导作用,AWL参数大于AVT, pMOST 的AWL也大于 nMOST的,它的价值似乎并没有随着工艺而发生多大的变化。对于最小的特征尺寸,它仍然在2% um左右。

最后,衬底效应参数 g也有类似的表达式。当衬底对源极短路时,可以忽略该参数扩散的影响。我们会尽可能地这样做。这就是为什么大部分运算放大器的输入级都使用 pMOSTs。它们可以放在同一个n 阱中,它们的匹配性现在可以期望得到改善。

%title插图%num

图 7     随机失调,不匹配

 

接下来将给出一些数据。很明显,AVT在较小的沟道长度下继续下降,但AWL不是,后一个参数似乎稳定在2% um左右,这意味着如果在阈值电压的扩散是导致不匹配的主要原因,那么在尺寸上的扩散可能会成为未来的主导因素。

下面将介绍另外两个参数;第一个是 SVT, 它表示两个相距 1毫米的晶体管的阈值电压 VT 的扩散。 提供了一些较老工艺的值,但没有较新工艺的值, 原因是现在 CMOS 加工是在大晶片(12 英寸)上进行的,因此同质性得到了极大的改善。 因此,在如此短的 1毫米距离上的扩散变得可以忽略不计; 这同样适用于其他因素 SWL(第二个参数)。

%title插图%num

图 8     nMOST 的不匹配系数

 

请注意,已经确定了几个参数扩散的源头,我们可以尝试建立它们与失调的关系,首先取一个简单的差分对,其中不对称的唯一来源是负载电阻RL的扩散,这将导致差分输出电压 vod, 并因此变成失调电压,它在下图中计算出来。

差分输出电压vod 很容易计算出来,因为两个晶体管携带的电流相同IB/2,该 vod 除以小信号增益gmRL 给出了使差分输出电压为零所需的差分输入电压,根据定义它就是失调电压 vos。失调电压的最终结果表明,输入晶体管必须设计为高增益,这意味着它们必须设计为小的VGS−VT。把它们推到一个弱反转区将使失调电压更小!事实上,对于一个弱反转因子 (VGS−VT)/2,它可以用nkT/q来代替,它总是更小。

%title插图%num

图 9     差分对的随机失调- 1

 

对其他参数也可以进行类似的计算,最容易理解的一个是在VT中扩散的那个,它只是出现在差分对的输入处,这就是为什么它可以简单地添加到失调电压vos中。最终的表达式包含四个项,由于它们都可以同时具有正值和负值,因此它们永远不会全部加起来,这种最坏的情况在实践中从未发生过, 但他们也从来没有完全相互抵消过。

其中三个项是按 (VGS−VT)/2进行缩放的。现在可以通过设计具有较小的VGS−VT 值的晶体管,或通过将它们引入弱反转区来减少失调 。 请注意,调整电阻允许它补偿所有其他的项, 然而很明显,这个抵消点取决于偏置点 (通过VGS−VT) 相对于其他偏置和电源电压以及温度的稳定性,这在实践中是非常难以实现的,因此调整 MOST 的失调电压是一个真正的问题。

%title插图%num

图 10     差分对的随机失调- 2

 

两个匹配的晶体管也用于电流镜。 然而,与差分对的不同之处在于,我们现在必须专注于输出电流,而不是差分输入电压。 输出电流上的相对扩散再次取决于晶体管参数的扩散。很容易理解,当一个晶体管比另一个晶体管大1% 时,电流相应也不同。这次阈值电压的扩展必须按 (VGS−VT)/2 缩放;这就得出结论,如果电流源晶体管是为大的VGS−VT 值设计的,它们匹配很好,在这种情况下,AWL 是不匹配的主要来源,请记住这并不随工艺而变化。

%title插图%num

图 11     电流镜的随机失调

 

但是请留意,用于偏置的电流镜可能存在由电源线路中的电阻引起的输出电流误差。在下图左侧显示了这样的电流镜,它在右侧复制,并在电源线上有一些串联电阻 RS。 输出电流Iout2减小,因为要从VGS2中减去电压降RSIout2。必须始终减去该压降,它现在是一个系统误差,而不是一个随机误差。 稍后将讨论系统性的扩散;

%title插图%num

图 12     电流镜更多的失调

 

在总漏极电流上的扩散包含了在beta 贝塔上的扩散和在阈值电压VT上的扩散,但以不同的方式,为了简单起见,K’ 和W/L上的扩散由beta上的扩散所计算。利用导数可以让我们计算出漏极电流IDS上的总有效扩散,很明显对于较大的VGS−VT值,在beta中的扩散占主导地位。这是电流镜的情况。然而,对于VGS−VT小的值,阈值电压的扩散可能主要取决于实际值,这取决于实际尺寸的大小。这也适用于偏置在弱反转区的晶体管。对于弱反转,该项 (VGS−VT)/2要用nkT/q代替。请记住,这些项只不过是晶体管的gm/IDS值,与弱反转或强反转无关。

图像形式的弱反转系数如后面所示。

%title插图%num

图 13     漏极电流的不匹配

 

漏极电流形式的弱反转系数不匹配如下图所示。这是漏极电流与si/wi ( 强反转/弱反转 ) 转换电流的比值(见第3章);就 beta而言,这个过渡电流约为2nβ(kT/q)2 或0.002 β。请注意,Vt= kT/q。很明显,对于弱反转,阈值电压的扩散占主导地位;对于强反演, beta 扩散占主导地位,很可能是由于W和L值的扩散,以较小的值为准。

然而,过渡区域相当大,正如在弱反转和强反转之间的过渡区域附近可以预期的那样(第3章中有解释)。

%title插图%num

图 14     弱反转和强反转漏极电流的不匹配

 

除了失调电压之外,差分对还有另一个规格参数,同样也反映了扩散的影响,它是CMRR 或称共模抑制比。请记住(从第三章开始),差分对有两个输入,最好地转换为差分输入vid和共模(或平均)输入vic,输出也同样适用,通过这种方式,可以建立对实际运作的洞察力。

结果我们发现了四种不同的增益,到目前为止,我们已经集中探讨差分对差分的增益 Add,这个增益很容易计算,因为它是当共模输入电压vid为零时,针对差分输入电压 vid 获得的差分输出电压 vod。在这种情况下,差分对共模的增益Adc 不起作用。然而,如果差分对以共模电压驱动,增益Adc 可能进入。当差分输入电压vid为零时,它被定义为为共模输入电压vic得到的差分输出电压vod。下图中概述了这种情况,施加共模输入电压vinc,测量差分输出电压vod。这两种增益的比率是CMRR。如果增益 Adc (不是Acc!) 为零,则为无穷大。还要注意,CMRR并不对纯差分驱动器 (vic=0) 发挥作用。

%title插图%num

图 15     差分对的随机 CMRR -1

 

为了计算CMRR,我们需要计算增益Adc,然后施加共模输入电压vinc,并测量差分输出电压vod。显然如果未发生变化 ,则无法检测到差分输出电压vod。输入栅极和共源点都携带相同的信号,这两个晶体管中的电流现在是相同的,而对于等负载电阻RL,输出电压也是相同的,于是差分输出电压为零。

让我们假设现在存在负载电阻的差异, 两个晶体管仍然相等。 在这种情况下,输入电压 vinc 会导致小电流 ic 流过电流源的输出电阻 RB。 该电流平均分配通过两个晶体管并到达输出电阻。 差分输出电压 vod 因此产生,如下图所示, 因此增益 Adc 很容易获得。 除以差分增益 gmRL,可以得到 CMRR。 很明显,CMRR 取决于电流源的输出电阻, 它可以通过使用级联做的很大。 例如,对于 30 的 gmRB 和 1% 的 ΔRL/RL,CMRR 约为 6000 或 75 dB。

%title插图%num

图 16     差分对的随机 CMRR -2

 

如果包含所有其他参数扩散,则会找到CMRR的表达式,如下图所示。再次注意,我们找到了四个项,它们在代数上相加。 总和永远不会达到,平均值也不会为零;发现与失调相同的项组合;因此,在失调和CMRR之间必须存在一个简单的关系,如后面所述。

 

%title插图%num

图 17     差分对的随机 CMRR-3

 

复制随机失调和CMRR的表达式,表明它们的乘积抵消了所有的变化项,此外乘积可以简化,因为输入器件以明显的方式参与,还有电流源晶体管。 所得参数仅仅是电流源的早期电压 ( Early Voltage ) VELB,其值取决于所选择的沟道长度LB。如果VELB的平均值约为10V,则可以得出一些重要的结论。

%title插图%num

图 18     随机失调 和CMRR 的关系- 1

 

对于VELB的平均值为10V,很明显,减小失调或增加CMRR是相同的设计任务。 如果预计失调约为10mV,则对于许多MOST差分对和运放,则预计CMRR约为60 dB。另一方面,如果失调要小10倍,如双极运放,那么CMRR也要高出20dB。如果将失调 降低至uV水平,则CMRR会相应增加。但是注意,只有将失调减到10uV,才能达到120 dB的CMRR。无论使用什么设计技巧,这都不是一个容易的任务。

%title插图%num

图 1 9     随机失调 和CMRR 的关系- 2

Posted in CMOS模拟集成电路
0 0 投票数
Article Rating
订阅评论
提醒
guest
1 评论
最新
最久 最赞
内联反馈
查看所有评论
wx3E9Y49LGPB
wx3E9Y49LGPB
2 月 前

学习

相关链接