Verilog 预编译（宏，参数，…）（上） 图图 2021-06-25 615 文章 1 Comment 主讲老师：William、Tim Zhuang 本文隐藏内容 登陆 后才可以浏览 赞微海报分享 Posted in 文章Tagged fpga视频课程, 视频课程 文章导航 Previous Previous post: Xilinx 7系列FPGA配置官方英文文档Next Next post: Verilog 预编译（宏，参数，…）（中） 1 Comment wangff 2021-07-19 at 5:25 下午 登录以回复 本节课重点讲解预编译的概念、宏定义`define的使用方法、`include(一般引入’.vh’文件)使用方法。课程中讲解`define时，列举了非常实用的例子，在今后的程序编写中可以效仿运用。 发表评论 取消回复要发表评论，您必须先登录。 相关链接 AD18_Gerber（光绘）文件输出Gerber文件是一种符合EIA标准，用于驱动光绘… 赞微海报分享 以太网工程中双端口RAM的使用在以太网工程中， 我们使用了很多双端口IP ，用于… 赞微海报分享 Xilinx SelectIO datasheet赞微海报分享 赞微海报分享 网速检测及Verilog实现技巧在局域网中目前物理层（Phy）芯片基本都支持10M… 赞微海报分享 Ethernet development structure 开发工程源代码：(注册用户可见） 本… 赞微海报分享 网络 MAC 地址用法详解MAC（ Media Access Control… 赞微海报分享
wangff 2021-07-19 at 5:25 下午 登录以回复 本节课重点讲解预编译的概念、宏定义`define的使用方法、`include(一般引入’.vh’文件)使用方法。课程中讲解`define时，列举了非常实用的例子，在今后的程序编写中可以效仿运用。
本节课重点讲解预编译的概念、宏定义`define的使用方法、`include(一般引入’.vh’文件)使用方法。课程中讲解`define时，列举了非常实用的例子，在今后的程序编写中可以效仿运用。