Menu Close

Verilog 预编译(宏,参数,…)(上)

主讲老师:William、Tim Zhuang

本文隐藏内容 登陆 后才可以浏览

Posted in Verilog语言编程与FPGA

1 Comment

  1. wangff

    本节课重点讲解预编译的概念、宏定义`define的使用方法、`include(一般引入’.vh’文件)使用方法。课程中讲解`define时,列举了非常实用的例子,在今后的程序编写中可以效仿运用。

发表评论

相关链接