Verilog 变量声明与扩展数据类型二（第二集） 图图 2021-06-24 172 Verilog语言编程与FPGA 2 Comments 主讲老师：Tim Zhuang、William 本文隐藏内容 登陆 后才可以浏览 赞(1)微海报分享 Posted in Verilog语言编程与FPGATagged fpga视频课程, 视频课程 文章导航 Previous Previous post: Verilog 变量声明与扩展数据类型二（第一集）Next Next post: Verilog 变量声明与扩展数据类型二（第三集） 0 0 投票数 Article Rating 订阅评论 登录 提醒 此页的新评论 别人回复我的评论 Label {} [+] 名字* 邮箱* Website Label {} [+] 名字* 邮箱* Website 2 评论 最新 最久 最赞 内联反馈 查看所有评论 wx3E9Y49LGPB 2 月 前 学习 wangff 2 月 前 本节课重点讲解了integer、real类型变量在仿真文件中的具体应用。其中，integer是可综合的类型且为有符号数，real是不可综合的类型 。 相关链接 Verilog状态机设计与应用-2线性序列机LSM(Linear sequence machine)可以看作是有限状态机的一种特例，当… Verilog状态机设计与应用-1序列检测机在通信中应用非常广泛，尤其是在串行通信中，如何在一串连续01序列中找出需要通信帧的帧头，从… 权值变换法实现16进制到BCD码转换-44位二进制表达的16进制数与10进制BCD码的关系分为两个部分，当数值小于等于9，16进制与十进制相… 权值变换法实现16进制到BCD码转换-3移位加完全可以由移位替代实现带有权值为2的加法计算。上面的给出4位二进制的移位加的算法，其实这个算法… 权值变换法实现16进制到BCD码转换-2无论采用哪种变换，基本要求是转换后的数值与转换前的数值表达的含义不变，如X=4’b1111，转换成B… 权值变换法实现16进制到BCD码转换-1加减计数法实现二进制（16进制）到BCD码（十进制）的转换，实现方法非常简单，但是其缺点也很明显，（…
学习
本节课重点讲解了integer、real类型变量在仿真文件中的具体应用。其中，integer是可综合的类型且为有符号数，real是不可综合的类型 。