RISC-V32个寄存器和译码模块（4）指令译码器（二） 图图 2021-06-18 576 文章 4 Comments 主讲老师：William、YVONNE、Tim Zhuang 本文隐藏内容 登陆 后才可以浏览 赞(1)微海报分享 Posted in 文章Tagged RISC-V视频课程, 视频课程 文章导航 Previous Previous post: RISC-V ALU模块和branch（1）ALU模块（四）Next Next post: RISC-V32个寄存器和译码模块（4）指令译码器（三） 4 Comments wangff 2021-09-29 at 1:36 下午 登录以回复 在听课中遇到一个问题，请老师解答： 1、在我们的verilog编码中提到RV32I信号，assign RV32I=（opcode[1:0]==2’b11 )&& (opcode[4:2] != 3’b111）,通过这段verilog我们知道当前指令是32bit长度，那么当有压缩指令集时，是否RV32IC可以表示为assign RV32IC=（opcode[1:0] !=2’b11 ),请问老师是这样判断指令长度是否是压缩指令集16bit吗？ Yvonne 2021-09-30 at 12:36 上午 登录以回复 是的，你理解的是对的。关于更多RISC-V 压缩指令集的内容可以参见这篇文档RISC-V -compressed-spec-v1.9 英文版。 wx3E9Y49LGPB 2021-08-09 at 11:18 上午 登录以回复 学习 wangff 2021-07-31 at 9:57 下午 登录以回复 本堂课重点从代码角度讲解了译码模块的实现方式。其中，RV32I代表指令长度32位，如果后期扩展RV32C代表指令长度16位，主要作用于PC。 课程讲解非常生动，代码逻辑清晰，本堂课除了讲解代码实现逻辑，更重要的是提出了一种设计思想。 发表评论 取消回复要发表评论，您必须先登录。 相关链接 AD18_Gerber（光绘）文件输出Gerber文件是一种符合EIA标准，用于驱动光绘… 赞微海报分享 以太网工程中双端口RAM的使用在以太网工程中， 我们使用了很多双端口IP ，用于… 赞微海报分享 Xilinx SelectIO datasheet赞微海报分享 赞微海报分享 网速检测及Verilog实现技巧在局域网中目前物理层（Phy）芯片基本都支持10M… 赞微海报分享 Ethernet development structure 开发工程源代码：(注册用户可见） 本… 赞微海报分享 网络 MAC 地址用法详解MAC（ Media Access Control… 赞微海报分享
wangff 2021-09-29 at 1:36 下午 登录以回复 在听课中遇到一个问题，请老师解答： 1、在我们的verilog编码中提到RV32I信号，assign RV32I=（opcode[1:0]==2’b11 )&& (opcode[4:2] != 3’b111）,通过这段verilog我们知道当前指令是32bit长度，那么当有压缩指令集时，是否RV32IC可以表示为assign RV32IC=（opcode[1:0] !=2’b11 ),请问老师是这样判断指令长度是否是压缩指令集16bit吗？
Yvonne 2021-09-30 at 12:36 上午 登录以回复 是的，你理解的是对的。关于更多RISC-V 压缩指令集的内容可以参见这篇文档RISC-V -compressed-spec-v1.9 英文版。
wangff 2021-07-31 at 9:57 下午 登录以回复 本堂课重点从代码角度讲解了译码模块的实现方式。其中，RV32I代表指令长度32位，如果后期扩展RV32C代表指令长度16位，主要作用于PC。 课程讲解非常生动，代码逻辑清晰，本堂课除了讲解代码实现逻辑，更重要的是提出了一种设计思想。
在听课中遇到一个问题，请老师解答：
1、在我们的verilog编码中提到RV32I信号，assign RV32I=（opcode[1:0]==2’b11 )&& (opcode[4:2] != 3’b111）,通过这段verilog我们知道当前指令是32bit长度，那么当有压缩指令集时，是否RV32IC可以表示为assign RV32IC=（opcode[1:0] !=2’b11 ),请问老师是这样判断指令长度是否是压缩指令集16bit吗？
是的，你理解的是对的。关于更多RISC-V 压缩指令集的内容可以参见这篇文档RISC-V -compressed-spec-v1.9 英文版。
学习
本堂课重点从代码角度讲解了译码模块的实现方式。其中，RV32I代表指令长度32位，如果后期扩展RV32C代表指令长度16位，主要作用于PC。
课程讲解非常生动，代码逻辑清晰，本堂课除了讲解代码实现逻辑，更重要的是提出了一种设计思想。