RISC-V32个寄存器和译码模块（2）CPU硬件模块 图图 2021-06-16 635 文章 4 Comments 现在的cpu 设计中， 已经不是像早期的cpu 设计那样泾渭分明了， 可能一个cpu 即支持 普林斯顿架构，同时支持哈弗架构。 根据程序，数据的不同， cpu 可以从不同的区域将数据读出，或者写入。 主讲老师：William、YVONNE 本文隐藏内容 登陆 后才可以浏览 赞(1)微海报分享 Posted in 文章Tagged RISC-V视频课程, 视频课程 文章导航 Previous Previous post: FII-PRX100-D开发板FPGA的烧录和RISC-V 软件代码下载Next Next post: FPGA工程师（20-25k） 4 Comments wangff 2021-09-28 at 4:21 下午 登录以回复 老师好，在听课中遇到几个问题，请老师解答： 1、授课中老师提到sys_dcm模块为pll核，会分频出8.388M的时钟频率，然后在verilog中自己处理为32.768K时钟频率,请问时钟频率的M与K的换算关系是怎样的呢？ 另外这里的32.768K时钟频率是必须这么大吗，这个32.768K时钟频率的设置依据是什么呢？ Yvonne 2021-09-29 at 12:20 上午 登录以回复 1 M = 1024 k 32.768k = 2^15，通常用于整数分频得到秒。32.768k是一个常用的晶振，在市场上可以轻松买到。 wx3E9Y49LGPB 2021-08-09 at 8:45 上午 登录以回复 学习 wangff 2021-07-31 at 5:51 下午 登录以回复 本堂课以设计框图的方式介绍了RISC-Vcpu设计原理，并详细讲解了冯诺依曼结构（普林斯顿架构）与哈佛结构的优缺点。 本堂课对冯诺依曼结构（普林斯顿架构）与哈佛结构讲解很透彻，对于非计算机专业的学生很有益处，可以很好的普及基础知识。 发表评论 取消回复要发表评论，您必须先登录。 相关链接 AD18_Gerber（光绘）文件输出Gerber文件是一种符合EIA标准，用于驱动光绘… 赞微海报分享 以太网工程中双端口RAM的使用在以太网工程中， 我们使用了很多双端口IP ，用于… 赞微海报分享 Xilinx SelectIO datasheet赞微海报分享 赞微海报分享 网速检测及Verilog实现技巧在局域网中目前物理层（Phy）芯片基本都支持10M… 赞微海报分享 Ethernet development structure 开发工程源代码：(注册用户可见） 本… 赞微海报分享 网络 MAC 地址用法详解MAC（ Media Access Control… 赞微海报分享
wangff 2021-09-28 at 4:21 下午 登录以回复 老师好，在听课中遇到几个问题，请老师解答： 1、授课中老师提到sys_dcm模块为pll核，会分频出8.388M的时钟频率，然后在verilog中自己处理为32.768K时钟频率,请问时钟频率的M与K的换算关系是怎样的呢？ 另外这里的32.768K时钟频率是必须这么大吗，这个32.768K时钟频率的设置依据是什么呢？
Yvonne 2021-09-29 at 12:20 上午 登录以回复 1 M = 1024 k 32.768k = 2^15，通常用于整数分频得到秒。32.768k是一个常用的晶振，在市场上可以轻松买到。
wangff 2021-07-31 at 5:51 下午 登录以回复 本堂课以设计框图的方式介绍了RISC-Vcpu设计原理，并详细讲解了冯诺依曼结构（普林斯顿架构）与哈佛结构的优缺点。 本堂课对冯诺依曼结构（普林斯顿架构）与哈佛结构讲解很透彻，对于非计算机专业的学生很有益处，可以很好的普及基础知识。
老师好，在听课中遇到几个问题，请老师解答：
1、授课中老师提到sys_dcm模块为pll核，会分频出8.388M的时钟频率，然后在verilog中自己处理为32.768K时钟频率,请问时钟频率的M与K的换算关系是怎样的呢？
另外这里的32.768K时钟频率是必须这么大吗，这个32.768K时钟频率的设置依据是什么呢？
1 M = 1024 k
32.768k = 2^15，通常用于整数分频得到秒。32.768k是一个常用的晶振，在市场上可以轻松买到。
学习
本堂课以设计框图的方式介绍了RISC-Vcpu设计原理，并详细讲解了冯诺依曼结构（普林斯顿架构）与哈佛结构的优缺点。
本堂课对冯诺依曼结构（普林斯顿架构）与哈佛结构讲解很透彻，对于非计算机专业的学生很有益处，可以很好的普及基础知识。