Menu Close

RISC-V32个寄存器和译码模块(2)CPU硬件模块

现在的cpu 设计中, 已经不是像早期的cpu 设计那样泾渭分明了, 可能一个cpu 即支持 普林斯顿架构,同时支持哈弗架构。 根据程序,数据的不同, cpu 可以从不同的区域将数据读出,或者写入。

主讲老师:William、YVONNE

本文隐藏内容 登陆 后才可以浏览

Posted in 文章

4 Comments

  1. wangff

    老师好,在听课中遇到几个问题,请老师解答:
    1、授课中老师提到sys_dcm模块为pll核,会分频出8.388M的时钟频率,然后在verilog中自己处理为32.768K时钟频率,请问时钟频率的M与K的换算关系是怎样的呢?
    另外这里的32.768K时钟频率是必须这么大吗,这个32.768K时钟频率的设置依据是什么呢?

  2. wangff

    本堂课以设计框图的方式介绍了RISC-Vcpu设计原理,并详细讲解了冯诺依曼结构(普林斯顿架构)与哈佛结构的优缺点。

    本堂课对冯诺依曼结构(普林斯顿架构)与哈佛结构讲解很透彻,对于非计算机专业的学生很有益处,可以很好的普及基础知识。

发表评论

相关链接