Menu Close

RISC-V CPU状态机和流水线

使用流水线设计,会在现有的生产工艺下,相同系统主频下提高cpu的效率,通常我们会使用MIPS 和MIPS/Mhz 等标准来衡量。

主讲老师:William、YVONNE、Tim Zhuang

本文隐藏内容 登陆 后才可以浏览

Posted in RISC-V教学视频

2 Comments

  1. wangff

    本堂课以图形的形式对比分析了状态机逻辑(5个时钟周期完成1个指令)与经典5级流水线逻辑(从第5个时钟周期开始,每个时钟周期完成1个指令)的cpu执行效率情况。

    课程讲解生动形象,容易理解。

发表评论

相关链接