Menu Close

Verilog 变量声明与数据类型一(下)

寄存器(reg)是一种具有记忆功能的数据类型。用来表示存储单元,它会保持数据原有的值,直到被改写。一般分为锁存器和触发器两种。但无论哪一种建模,它们都只能在顺序语句中被赋值,而不能在并发语句中赋值。

主讲老师:Tim Zhuang、William

本文隐藏内容 登陆 后才可以浏览

Posted in Verilog语言编程与FPGA

2 Comments

  1. wangff

    本节课重点讲解了reg类型变量的使用方法。reg类型变量可以在同一个顺序语句中被多次赋值,但不允许在并发语句中赋值,不允许在不同顺序语句中被多次赋值。

发表评论

相关链接