Menu Close

RISC-V CSR寄存器(2)CSR寄存器(上)

上一篇文章RISC-V CSR寄存器(1)CSR简介和CSR指令简单介绍了CSR寄存器及6条CSR指令,本文将介绍一些机器模式下常见的CSR寄存器。

主讲老师:YVONNE、Tim Zhuang、William

本文隐藏内容 登陆 后才可以浏览

Posted in RISC-V教学视频

3 Comments

  1. wangff

    学习本节课有几点收获,1、mstatus 控制全局中断使能MIE;2、mie控制局部中断使能,可读可写;3、mip中断悬挂寄存器,只可读,无论局部中断使能是否打开,当有中断请求时,相应bit位置为1,此功能由硬件设计实现,无需手动修改寄存器;4、mie、mip寄存器的[31:16]位用于自定义中断悬挂或中断使能;5、mie、mip寄存器的{15,12,10,6,2}bit位为官方保留位,用于设计标准中断与中断使能。
    授课中,庄老师对一些易混淆的概念及时提出,经过现场讨论,结合自身多年从业经验,确保为学生解释清楚每一个知识点,为老师的敬业精神点赞!

    在听课中遇到几点问题,请老师解答:
    1、mip寄存器的MSIP、 MTIP、 MEIP三个bit位置为1,是由中断源申请自动置为1的,此时mie寄存器的使能如果为0状态的话,那么mie的相应使能bit位MSIE、MTIE、 MEIE会同时自动置为1吗?
    2、当mip寄存器的MSIP、 MTIP、 MEIP三个bit位置为1时,进行中断处理,处理结束后,MSIP、 MTIP、 MEIP三个bit位会自动置为0吗?

    • Yvonne

      1、mip寄存器的MSIP、 MTIP、 MEIP三个bit位置为1,是由中断源申请自动置为1的,此时mie寄存器的使能如果为0状态的话,那么mie的相应使能bit位MSIE、MTIE、 MEIE会同时自动置为1吗?
      A: mie寄存器的MSIE,MTIE,MEIE位需要通过CSR指令由软件写入,不能自动置为1。

      2、当mip寄存器的MSIP、 MTIP、 MEIP三个bit位置为1时,进行中断处理,处理结束后,MSIP、 MTIP、 MEIP三个bit位会自动置为0吗?
      A: mip的MSIP、 MTIP、 MEIP是由中断源决定的,不能自动置为0。注意mip寄存器的MSIP、 MTIP、 MEIP是只可读的。

  2. wangff

    本堂课重点讲解了mstatus、misa、mie(控制局部中断)、mip(中断悬挂寄存器)。

    老师针对课堂中一些比较难懂的专业术语(例如全局中断、局部中断),从学生的角度出发,使用通俗易懂的话,重新组织语言进行解释,使原本晦涩难懂的文字,变得简单易学。

发表评论

相关链接