Menu Close

注释语句与文件头部编写(FPGA视频课程)

Verilog语法与C语言由许多一致的地方, 特别是注释语句几乎一样,  也提供了两种注释方式,分别为行注释//与段注释/* … */。注释不作为代码的有效部分,只是起到注释的作用,提高程序的可读性。编译器在编译时自动忽略注释部分。

本文隐藏内容 登陆 后才可以浏览

Posted in Verilog语言编程与FPGA

2 Comments

发表评论

相关链接