Sorry, you have Javascript Disabled! To see this page as it is meant to appear, please enable your Javascript!

Verilog语言与FPGA应用视频

图图 2021-05-20 7,302 视频学苑 1 Comment

一、FPGA与Verilog课程简介

1. FPGA与Verilog课程简介
2. Verilog 简介

本课程使用的开发板简介

二、Verilog 基本语法

Verilog 程序架构
- 模块与端口
- 注释语句与文件头部编写
- Verilog module 模块例化与简单层次电路设计。
- FPGA 双向口的使用及Verilog实现
- 模块语句编程实验
  - TTL，CMOS，LVTTL，LVCMOS电平标准
  - Quartus II 实验环境搭建
  - FPGA设计流程（Quartus II)
  - Vivado 实验环境搭建
    - Vivado软件安装步骤
    - Vivado软件的使用-1
    - Vivado软件的使用-2
    - Vivado软件的使用-3
    - Vivado中综合，实现，编程和调试的问题及解决方案
      - Vivado中综合，实现，编程和调试的问题及解决方案-1
      - Vivado中综合，实现，编程和调试的问题及解决方案-2
  - 板级硬件实验
    - FII-PRA006/010 开发板一位全加器实验

2. Verilog 标识符与数据类型

3. Verilog 运算符

Verilog 表达式与语句

- 并发赋值语句与并发过程
- 顺序语句
  - always 过程-1
  - always 过程-2
  - always 过程-3
  - 函数调用–function-1
  - 函数调用–function-2
    - PRBS 生成与function应用
  - Verilog 任务（task）的语法与使用-1
  - Verilog 任务（task）的语法与使用-2
- 分支判断语句
- 循环语句
- 变量类型及使用范围深入探讨
- Verilog 中阻塞与非阻塞赋值语句
- 实验设计 modelsim 仿真
  - Test bench编写进阶（1）–$display
  - Testbench 编写进阶（2） –$monitor-1
  - Testbench 编写进阶（2） –$monitor-2
  - Testbench 编写进阶（3）–$strobe，$write-1
  - Testbench 编写进阶（3）–$strobe，$write-2
  - Testbench 编写进阶（3）–数学函数及$clog2
  - Modelsim仿真进阶

三、Verilog 程序设计初步

1. Quartus II 图形输入层次电路设计
2. 组合电路设计
3. Verilog时序电路设计

- - 时钟的使用及触发器映射-1
  - 时钟的使用及触发器映射-2
  - 时钟的使用及触发器映射-3
  - PLL 设置与使用
  - 分频器的设计-1
  - 分频器的设计-2
  - 分频器的设计-3
  - 分频器的设计-4
  - 分频器的设计-5
  - 分频器的设计-6
  - Verilog 计数器设计及触发器模型深度分析-1
  - Verilog 计数器设计及触发器模型深度分析-2
  - 数码管译码与扫描
  - 自适应按键去抖Verilog实现与FPGA板载测试
  - 复杂数字钟设计及开发板硬件实验
    - 利用Verilog 进行复杂数字钟设计（1）–程序功能划分技巧
    - 复杂数字钟设计（2）—按键去抖
    - 复杂数字钟设计（3）—BCD码计数
      - 复杂数字钟设计（3）—BCD码计数-1
      - 复杂数字钟设计（3）—BCD码计数-2
    - 复杂数字钟设计（4）–分频与显示译码
    - 复杂数字钟设计（5）–调度分析与设计
    - 复杂数字钟设计（6）–模块组装及硬件调试(PRA006)
    - 复杂数字钟设计（7）–模块组装及硬件调试(PRX100-D)
  - 复位电路

4. Verilog状态机设计

- - 状态机概述
  - 状态机建模–梅利机与摩尔机
  - 状态机的编码格式
  - 状态机分段描述方法
  - Verilog 状态机设计与应用
    - Verilog 状态机设计与应用-1
    - Verilog 状态机设计与应用-2
  - Verilog实现16进制到10进制（BCD）转换（1）加减计数法
    - Verilog实现16进制到10进制（BCD）转换（1）加减计数法-1
    - Verilog实现16进制到10进制（BCD）转换（1）加减计数法-2
  - 硬件验证
  - 硬件调试
    - JTAG在线调试工具（signaltap)
    - Vivado软件调试工具的使用初步-1 (mark_debug)
    - Vivado软件调试工具的使用初步-2 (mark_debug)
    - Vivado软件调试工具的使用初步-3(mark_debug)

四、FPGA IPcore的配置与使用

1. ROM的设计与使用
  - Quartus II ROM 的生成与配置详解
  - Quartus II 下 mif文件的使用
  - Quartus II 下利用ROM 实现7段译码显示
  - QuartusII ROM IP Modelsim 仿真配置
2. 单口RAM的设计与使用
3. 双口RAM的设计与使用
  - Quartus II 双口RAM例化详解
  - Quartus II 双口RAM仿真与测试一
  - QuartusII 双口RAM仿真与测试二
  - Quartus II 双口RAM仿真与测试三
4. FIFO的设计与使用
  - 自建同步时钟，数据等宽FIFO IP设计
5. 仿真Testbench编写及使用熟练

五、综合设计–通信类

通信概述及分类
FPGA信号边沿检测
Verilog 综合设计一 UART接口及应用
- 异步串行口的基本知识
- 异步串行收发（UART）协议详解（1）
- 异步串行收发（UART）协议详解（2）–波特率
- UART的发送器TX的FPGA实现及实验
- Verilog UART RX设计
  - 多倍采样位中心对齐位提取RXD设计
  - 多倍采样累计判多位提取RXD设计
- UART 组装与仿真
- 波特率设计与控制寄存器
  - 数据帧的设计
  - 串口UART实验（与计算机串口通讯）
    - uart通信tx模块在FPGA实现的一种Verilog状态机写法（一）
    - uart通信tx模块在FPGA实现的一种Verilog状态机写法(二）
    - uart通信rx模块在FPGA实现的一种Verilog状态机写法(三）
    - uart通信rx模块在FPGA实现的一种Verilog状态机写法(四）

2. Verilog 综合设计二 I2C接口及应用

- I2C 接口基本理论一
- I2C 接口基本理论二
- I2C接口设计
  - I2C 主设备分频器设计
  - I2C(IIC)Verilog开发学习技巧（一）
  - FPGA I2C(IIC) Verilog 开发学习技巧（二）
  - 当前地址读FPGA I2C(IIC) Verilog 开发学习技巧（三）随机地址读
- I2C接口应用
  - E2PROM 的读写
  - I2C接口ADC/DAC转换的数据读写
    - PCF8951使用技巧

3. Verilog 综合设计三 SPI接口及应用

- SPI 通讯协议（1）SPI定义与应用
- SPI 通讯协议（2）简单的spi verilog 模块及仿真
- SPI 通讯协议（3）SPI FLASH 介绍
- SPI 通讯协议（4）SPI FLASH (verilog) 工程解析 (spi_phy.v)
- SPI 通讯协议（5）SPI FLASH (verilog) 工程解析 (spi_cmd.v)
- SPI 通讯协议（6）SPI FLASH (verilog) 工程解析 (spi_IF.v)
- SPI 通讯协议（7）SPI FLASH (verilog) 工程解析 (TOP.v)及仿真
- SPI 通讯协议（8）SPI FLASH (verilog) 工程解析 (开发板操作)

4. Verilog综合设计四网络通信（千兆网）

- 10M/100M/1000M网络的区别与联系
- Phy芯片的基本知识
- MII，GMII,RGII 接口与设计
- 物理层常用的编码与解码
- MAC层的结构与编程
- CRC32原理与应用
- IP层的结构与编程
- ARP包的结构与编程
- TCP/UDP的结构与编程
- 网络综合实验（与计算机通信）

5. Verilog综合设计五曼彻斯特编解码设计

- 曼彻斯特编码原理及应用
- 曼彻斯特编码FPGA 实现
- 曼彻斯特解码原理及应用
- 曼彻斯特解码FPGA实现

6. Verilog 综合设计六异步串行高速通信

- LVDS总线标准基本知识
- 高速串行发送
- 边沿提取及位同步
- 帧同步
- 异步时钟域数据交换
- 信道编码（8b/10b）
- 乒乓buffer的使用
- 数据校验
- CPU/DSP接口设计与仿真
- CPU/DSP FPGA高速串行通信系统集成
- 通信线路故障处理
- 多机网络通信

六、Verilog 综合设计语音采集与应用

- 蜂鸣器实验（上）
- 蜂鸣器实验（下）
- I2S的基本协议
- 语音采集及回放

七、Verilog 综合设计存储器

- DDR3存储器原理及接口
- MIG7 DDR3控制器设计
- DDR3控制器简单应用程序设计与测试

八、Verilog 综合设计图像处理

- 图像显示的基本知识
- VGA信号生成器及图像显示
- FPGA图像处理之一:VGA显示
- FPGA图像处理之二:VGA彩条显示Verilog实现
- FPGA图像处理之三:VGA文字显示Verilog实现
- FPGA图像处理之四:VGA显示数字时钟
- FPGA图像处理之五:VGA显示图片
- FPGA图像处理：图片转MIF/COE小软件
- HDMI高清图像接口设计与应用
- 摄像头的原理
- 摄像头图像读取与存储（DDR3)
- 图像读取、存储与HDMI显示

九、RISC-V CPU 设计与应用

十、Verilog 综合设计数字信号处理

十一、Verilog 与FPGA综合设计光纤通信

十二、Verilog 设计技巧

- 算法优化
  - 提高数字系统设计性能–数字设计与Verilog 设计技巧一算法
  - 权值变换法实现16进制到BCD码转换
- 流水线
  - 流水线原理
  - 流水线优化
- 资源优化
- 时序分析与优化
- 时序收敛技巧

十三、与FPGA相关的硬件设计

- 电源树的分析与设计
- 时钟树的分析与设计
- 配置电路设计
- IO接口资源与匹配

十四、国产FPGA开发

- 紫光FPGA开发系列（一）：开发环境Pango Design Suite（PDS）安装和License配置
- 紫光国产FPGA开发系列（二）：创建你的第一个PDS源代码工程
- 紫光国产FPGA开发系列（三）：创建PDS网表工程
- 紫光国产FPGA开发系列（四）：PDS工程常用操作技巧
- 紫光国产FPGA开发系列（五）—在PDS工程中调用IP核
- 紫光国产FPGA开发系列（六）—使用Modelsim仿真PDS工程

十五、主流FPGA简介

Xilinx
- Xilinx主流FPGA芯片简介（一）
- xilinx主流FPGA简介（二）
Intel-Altera
- Intel主流FPGA简介（一）
- Intel主流FPGA简介（二）

十六、FPGA 硬件资源

Xilinx
- FPGA 硬件架构（上）
- FPGA硬件架构（下）
- Xilinx FPGA芯片底层单元的使用（一）

十七、试题

FPGA 综合试题（一）

十八、资料

Posted in 视频学苑

Tagged FPGA，Verilog, verilog, 视频课程

1 Comment

wx3SHIV8Z113
2022-04-07 at 3:24 下午
登录以回复

下面的内容都有的吗？

发表评论取消回复

要发表评论，您必须先登录。